[發明專利]一種半導體器件及其制造方法

在審

• 申請號: 202210307265.0
• 申請日: 2022-03-25
• 公開（公告）號: CN114944392A
• 公開（公告）日: 2022-08-26
• 發明（設計）人: 李永亮;陳安瀾;趙飛;程曉紅;殷華湘;羅軍;王文武
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L21/8234;B82Y10/00;B82Y30/00;B82Y40/00
• 代理公司: 北京知迪知識產權代理有限公司 11628
• 代理人: 梁佳美

本發明公開了一種半導體器件及其制造方法，涉及半導體技術領域，用于在同一襯底上實現具有較厚的柵介質層和/或柵極的環柵晶體管與半導體器件和/或集成電路中其余環柵晶體管的制造，降低上述兩種環柵晶體管的集成難度。所述半導體器件包括：襯底、第一環柵晶體管和第二環柵晶體管。第一環柵晶體管包括的任一層第一納米線或片與相鄰的第一結構具有第一間距。第一結構為襯底和/或相鄰層第一納米線或片。第二環柵晶體管包括的任一層第二納米線或片與相鄰的第二結構具有第二間距。第二結構為襯底和/或相鄰層第二納米線或片。第一間距大于第二間距。第一環柵晶體管包括的第一納米線或片的層數小于第二環柵晶體管包括的第二納米線或片的層數。

技術領域

本發明涉及半導體技術領域，尤其涉及一種半導體器件及其制造方法。

背景技術

環柵晶體管相對于平面晶體管和鰭式場效應晶體管具有較高的柵控能力等優勢，因此當半導體器件和/或集成電路包括的各個晶體管采用環柵晶體管時可以提高半導體器件和集成電路的工作性能。

但是，在半導體器件和/或集成電路中一部分環柵晶體管相對于另一部分環柵晶體管具有較厚的柵介質層和/或柵極的情況下，難以采用現有的制造方法實現上述兩種環柵晶體管的制造。

發明內容

本發明的目的在于提供一種半導體器件及其制造方法，用于在同一襯底上實現具有較厚的柵介質層和/或柵極的環柵晶體管與半導體器件和/或集成電路中其余環柵晶體管的制造，降低上述兩種環柵晶體管的集成難度。

為了實現上述目的，本發明提供了一種半導體器件，該半導體器件包括：

襯底；襯底具有第一元件區和第二元件區。

形成在第一元件區上的第一環柵晶體管。第一環柵晶體管包括的任一層第一納米線或片與相鄰的第一結構具有第一間距。第一結構為襯底和/或相鄰層第一納米線或片。

形成在第二元件區上的第二環柵晶體管。第二環柵晶體管包括的任一層第二納米線或片與相鄰的第二結構具有第二間距。第二結構為襯底和/或相鄰層第二納米線或片。第一間距大于第二間距。第一環柵晶體管包括的第一納米線或片的層數小于第二環柵晶體管包括的第二納米線或片的層數。

與現有技術相比，本發明提供的半導體器件中，第一環柵晶體管包括的第一納米線或片的層數小于第二環柵晶體管包括的第二納米線或片的層數。并且，第一環柵晶體管包括的任一層第一納米線或片與相鄰的第一結構具有第一間距。第二環柵晶體管包括的任一層第二納米線或片與相鄰的第二結構具有第二間距。上述第一間距大于第二間距。基于此，因第一環柵晶體管包括的第一柵介質層和第一柵極至少依次環繞在第一納米線或片的外周、以及第二環柵晶體管包括的第二柵介質層和第二柵極至少依次環繞在第二納米線或片的外周，故在第一間距大于第二間距的情況下，即使上述第一柵介質層和/或第一柵極的厚度分別大于上述第二柵介質層和/或第二柵極的厚度，也不會在同一襯底上制造上述第一環柵晶體管和第二環柵晶體管時出現因上述第一柵介質層和/或第一柵極的厚度較大使得第一納米線或片與襯底的間距、以及相鄰第一納米線或片的間距過小而導致后續第一柵介質層只能部分填充和/或第一柵極不能填充或只能部分填充的問題。也就是說，能夠在同一襯底上實現具有較厚的柵介質層和/或柵極的環柵晶體管與其余環柵晶體管的制造，確保第一環柵晶體管包括的第一柵介質層和第一柵極、以及第二環柵晶體管包括的第二柵介質層和第二柵極的厚度均能夠滿足工作要求，提高上述兩個環柵晶體管的良率的同時降低了上述兩種環柵晶體管的集成難度。

本發明還提供了一種半導體器件的制造方法，該半導體器件的制造方法包括：

提供一襯底。襯底具有第一元件區和第二元件區。