[發明專利]一種PCB的制備方法及PCB

在審

• 申請號: 202210301149.8
• 申請日: 2022-03-25
• 公開（公告）號: CN114666993A
• 公開（公告）日: 2022-06-24
• 發明（設計）人: 許碧輝;楊海云;何羅生;張恒
• 申請（專利權）人: 生益電子股份有限公司
• 主分類號: H05K3/24
• 分類號: H05K3/24;H05K3/06;H05K3/26
• 代理公司: 廣州嘉權專利商標事務所有限公司 44205
• 代理人: 胡振

本申請公開了一種PCB的制備方法及PCB，其中該制備方法包括：提供一種待制作的PCB，所述待制作的PCB具有自元件面貫穿至焊接面的過孔；在所述待制作的PCB的所述元件面以及所述焊接面上，一次刻蝕完成全部外層圖形的制作；在所述待制作的PCB的特定區域的相對表面上涂覆或貼附導電材料，形成導電材料層，其中所述導電材料為具有導電性的流體狀材料或者具有導電性且含有黏合劑成分的固體狀材料；以及對于所述特定區域進行鍍金處理。采用本申請所公開的PCB的制備方法，能夠縮短PCB的加工流程，減少電流分布不均勻，并避免外層圖形二次對位的問題。

技術領域

本申請涉及PCB(Printed Circuit Board，印制線路板)技術領域，尤其涉及一種PCB的制備方法及PCB。

背景技術

對于封裝半導體產品的測試，通常期望測試所用的PCB(也稱為測試板)的使用壽命較長，因此要求測試所用的PCB在對應于封裝半導體產品的區域以鍍金的方式進行加工。例如，對于BGA(Ball Grid Array Packaging，球柵陣列封裝)封裝產品的測試，常常要求測試所用的PCB對應于BGA封裝產品的區域采用四面包金鍍金的方式進行加工。

目前存在兩種對于PCB上的特定區域進行鍍金的方法：(1).采用傳統的拉引線的方法鍍金。然而，PCB上對應于封裝半導體產品的區域一般間距較小，PAD(即焊盤)一般屬于多個網絡而互不導通。因此，這一方法常常受限于過小間距而無法加工，或因引線分布不均導致電流分布不均，進而導致鍍金時出現厚度不均勻和外觀問題；(2).在特定區域的背面覆銅皮而鍍金，PAD能夠通過特定區域處的通孔導通且電流分布相對均勻。但是，這一方法需要兩次刻蝕圖形，進而需要進行2至3次濕膜以及5次干膜流程，工藝流程較為復雜，工期以及成本均受影響。

發明內容

本申請的實施例旨在至少解決已有技術問題之一。為此，本申請實施例提供了一種PCB的制備方法及PCB，以縮短PCB的加工流程，并減少電流分布不均勻的問題。

本申請的一個方面的實施例提供了一種PCB的制備方法。該制備方法包括：

提供一種待制作的PCB，所述待制作的PCB具有自元件面貫穿至焊接面的過孔；

在所述待制作的PCB的所述元件面以及所述焊接面上，一次刻蝕完成全部外層圖形的制作；

在所述待制作的PCB的特定區域的相對表面上涂覆或貼附導電材料，形成導電材料層，其中所述導電材料為具有導電性的流體狀材料或者具有導電性且含有黏合劑成分的固體狀材料；以及

對于所述特定區域進行鍍金處理。

進一步地，所述外層圖形包括電路圖形以及所述特定區域的焊盤。

進一步地，所述特定區域包括PCB上對應于BGA封裝產品的區域，所述特定區域的焊盤包括BGA焊盤。

進一步地，所述導電材料包括導電膠、導電油墨、導電膏以及導電涂料中的至少一種。

進一步地，所述導電材料層為導電膠層，所述導電膠層的材料包括熱剝離導電膠。

進一步地，所述制備方法在對于所述特定區域進行鍍金處理之前，還包括：在所述導電材料層上覆蓋濕膜或干膜，形成抗電鍍層。

進一步地，所述制備方法在對于所述特定區域進行鍍金處理之后，還包括：去除所述抗電鍍層；去除所述導電材料層。

進一步地，所述制備方法在去除所述導電材料層之后，還包括：采用丙酮有機溶劑清潔所述特定區域的相對表面。

進一步地，所述制備方法在一次刻蝕完成全部外層圖形的制作之前，還包括：對于待制作的PCB進行全板鍍銅。