[發明專利]用于制造集成電路結構的方法和集成電路結構

在審

• 申請號: 202210292794.8
• 申請日: 2022-03-24
• 公開（公告）號: CN115346920A
• 公開（公告）日: 2022-11-15
• 發明（設計）人: 余德偉;謝明峰;宋學昌;鄭培仁;楊育佳;程健家
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L27/088
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 陳蒙

1.一種用于制造集成電路結構的方法，包括：

蝕刻半導體襯底，以形成位于第一半導體條帶和第二半導體條帶之間的第一溝槽、以及位于所述第二半導體條帶和第三半導體條帶之間的第二溝槽，其中，所述第二溝槽比所述第一溝槽深；

填充所述第一溝槽和所述第二溝槽，以形成位于所述第一半導體條帶和所述第二半導體條帶之間的第一隔離區、以及位于所述第二半導體條帶和所述第三半導體條帶之間的第二隔離區；

使所述第一隔離區和所述第二隔離區凹陷，其中，所述第一半導體條帶的頂部形成為第一突出鰭，所述第二半導體條帶的頂部形成為第二突出鰭，并且所述第三半導體條帶的頂部形成為第三突出鰭，其中，所述第一突出鰭與所述第二突出鰭間隔第一間距，所述第二突出鰭與所述第三突出鰭間隔第二間距，所述第二間距基本等于所述第一間距，其中，所述第一突出鰭、所述第二突出鰭和所述第三突出鰭的彎曲值小于4nm；

在所述第二突出鰭上形成柵極堆疊；以及

基于所述第二突出鰭形成源極區和漏極區，其中，所述柵極堆疊位于所述源極區和所述漏極區之間。

2.根據權利要求1所述的方法，其中，在進行所述凹陷之后，所述第二突出鰭具有比所述第一隔離區的第一深度和所述第二隔離區的第二深度二者小的高度。

3.根據權利要求1所述的方法，其中，所述第一間距與所述第二間距之差小于4nm。

4.根據權利要求1所述的方法，其中，所述第一半導體條帶是細且高的鰭，所述鰭在所述第一半導體條帶的頂端下方5nm處具有第一寬度，并在所述第一半導體條帶的頂端下方60nm處具有第二寬度，其中，所述第一寬度小于5nm，所述第二寬度小于14.5nm。

5.根據權利要求4所述的方法，其中，所述第二半導體條帶是附加的細且高的鰭。

6.根據權利要求1所述的方法，其中，所述第一隔離區包括在器件管芯中，所述器件管芯包括多個鰭式場效應晶體管(FinFET)，所述多個鰭式場效應晶體管中的每個包括附加突出鰭以及緊鄰所述附加突出鰭的附加隔離區，其中，在整個所述器件管芯中，所有所述附加突出鰭的高度均小于對應的附加隔離區的深度。

7.根據權利要求1所述的方法，其中，形成柵極堆疊包括：

在所述第一突出鰭上形成虛設柵極堆疊；以及

利用替換柵極堆疊，替換所述虛設柵極堆疊。

8.根據權利要求7所述的方法，其中，形成虛設柵極堆疊包括：

在所述第一突出鰭上沉積虛設柵極電極層；

在所述虛設柵極電極層上方形成心軸；

在所述心軸的相反側壁上形成間隔件；

去除所述心軸；以及

使用所述間隔件作為蝕刻掩模，蝕刻所述虛設柵極電極層，其中，所述虛設柵極電極層的剩余部分形成所述柵極堆疊的一部分。

9.一種集成電路結構，包括：

第一突出鰭，在所述第一突出鰭的第一頂端下方5nm處具有第一寬度，并在所述第一突出鰭的所述第一頂端下方60nm處具有第二寬度，其中，所述第一寬度小于5nm，所述第二寬度小于14.5nm；

第二突出鰭，在所述第二突出鰭的第二頂端下方5nm處具有第三寬度，并在所述第二突出鰭的所述第二頂端下方60nm處具有第四寬度，其中，所述第三寬度小于5nm，所述第四寬度小于14.5nm；以及

第一淺溝槽隔離區，位于所述第一突出鰭和所述第二突出鰭之間，其中，所述第一淺溝槽隔離區具有深度，其中，所述第一突出鰭的第一鰭高度小于所述深度，所述第一突出鰭和所述第二突出鰭的彎曲值小于4nm。

10.一種集成電路結構，包括：

體半導體襯底；

彼此相鄰的第一突出鰭、第二突出鰭和第三突出鰭，所述第二突出鰭位于所述第一突出鰭和所述第三突出鰭之間，其中，所述第一突出鰭與所述第二突出鰭間隔第一間距，所述第二突出鰭與所述第三突出鰭間隔第二間距，其中，所述第一間距和所述第二間距之間的差小于4nm；

第一隔離區，位于所述體半導體襯底上方并且位于所述第一突出鰭和所述第二突出鰭之間；以及

第二隔離區，位于所述體半導體襯底上方并且位于所述第二突出鰭和所述第三突出鰭之間，其中，所述第二突出鰭和所述第三突出鰭的彎曲值小于4nm。