[發(fā)明專利]類腦芯片及電子設(shè)備

有效

• 申請?zhí)枺?/td>: 202210277287.7
• 申請日: 2022-03-21
• 公開（公告）號: CN114372568B
• 公開（公告）日: 2022-07-15
• 發(fā)明（設(shè)計）人: 喬寧;邢雁南;西克·薩迪克·尤艾爾阿明;圖芭·代米爾吉;迪蘭·理查德·繆爾;白鑫
• 申請（專利權(quán)）人: 深圳時識科技有限公司
• 主分類號: G06N3/063
• 分類號: G06N3/063;G06N3/04
• 代理公司: 深圳紫藤知識產(chǎn)權(quán)代理有限公司 44570
• 代理人: 李晨幼

本發(fā)明公開了一種類腦芯片及電子設(shè)備。傳統(tǒng)人工智能芯片面臨摩爾墻、內(nèi)存墻和能效墻困境，相較而言，雖然大多類腦芯片的計算能效已有顯著提升，但目前仍面臨集成墻、能效墻難題，還未能實質(zhì)性滿足邊緣計算場景下對成本、功耗的要求。為解決成本、功耗和任務(wù)能力單一問題，本發(fā)明通過在芯片中集成多種類型的專用脈沖神經(jīng)網(wǎng)絡(luò)核心，網(wǎng)絡(luò)可以調(diào)用具有不同資源規(guī)模和特性的專用核心，不僅顯著改善了功耗和成本，還可以多網(wǎng)絡(luò)并行處理多模態(tài)信息以及協(xié)同決策提升網(wǎng)絡(luò)的性能表現(xiàn)。多任務(wù)并行處理的能力使得本發(fā)明所披露的類腦芯片更類似生物腦，本發(fā)明披露的更為智能、低成本、高能效的類腦芯片為萬物智能互聯(lián)提供可能。本發(fā)明適用于類腦芯片、AIoT領(lǐng)域。

技術(shù)領(lǐng)域

本發(fā)明涉及一種類腦芯片及電子設(shè)備，并具體涉及一種具有多種專用神經(jīng)網(wǎng)絡(luò)內(nèi)核的多模態(tài)類腦芯片及電子設(shè)備。

背景技術(shù)

人工智能（AI）芯片最為重要的三個指標(biāo)為成本、功耗和性能表現(xiàn)。而目前基于人工神經(jīng)網(wǎng)絡(luò)（ANN）的傳統(tǒng)AI芯片的成本、功耗均相對較高，難以適應(yīng)邊緣計算的需求，于是人們開始將目光轉(zhuǎn)移至受腦啟發(fā)的神經(jīng)擬態(tài)計算。

神經(jīng)擬態(tài)（Neuromorphic，也稱神經(jīng)形態(tài)）計算是近些年來發(fā)展起來的一種新型計算架構(gòu)。通過在神經(jīng)擬態(tài)硬件（俗稱類腦芯片）上運行脈沖神經(jīng)網(wǎng)絡(luò)（SNN），可以實現(xiàn)對輸入信號的實時推理。

IBM的True-North是類腦芯片中的一種典型代表，屬于分布式內(nèi)存架構(gòu)。通過叉指（crossbar）結(jié)構(gòu)，在一個核心（core）中任意兩個神經(jīng)元通過突觸電路可以實現(xiàn)物理連接，正如圖1所示，這使得脈沖神經(jīng)網(wǎng)絡(luò)的設(shè)計具有很高的靈活性。但是該類芯片的硬件冗余很高，需要很多的硬件資源開銷來保證其靈活性，這樣會導(dǎo)致芯片的功耗、硅成本都居高不下，尤其是當(dāng)脈沖神經(jīng)網(wǎng)絡(luò)規(guī)模很大時。作為折中，圖1這樣的結(jié)構(gòu)作為芯片的一個核心，布置在路由結(jié)構(gòu)中，利用路由通信取代叉指直連，可以一定程度降低硬件的過度冗余，因而類腦芯片大多是多核心的，某種典型架構(gòu)可以參考圖2，多個核心（計算核）分布在路由系統(tǒng)中。

但這種方案的冗余度仍然過高，參考圖3，芯片的神經(jīng)元集成度通常難以突破3k/mm²。為了提升神經(jīng)元集成度/降低硅成本，一種技術(shù)途徑是通過先進芯片工藝節(jié)點來緩解，如Loihi-2芯片，但這并未從本質(zhì)上解決問題。此外，已知的類腦芯片僅能部署單張脈沖神經(jīng)網(wǎng)絡(luò)，只能面向單類型任務(wù)需求，芯片功能比較單一。

本發(fā)明意在披露一種可以同時部署多張脈沖神經(jīng)網(wǎng)絡(luò)的、能夠高效（能效比高、硅成本低/神經(jīng)元集成度高）運行脈沖神經(jīng)網(wǎng)絡(luò)的類腦芯片及電子設(shè)備。

發(fā)明內(nèi)容

為了解決或緩解上述部分或全部技術(shù)問題，本發(fā)明是通過如下技術(shù)方案實現(xiàn)的：

一種類腦芯片，該類腦芯片包括N個核心，N為正整數(shù)；該N個核心中包括至少兩種類型的脈沖神經(jīng)網(wǎng)絡(luò)核心；該類腦芯片中還包括路由模塊；該路由模塊被用于為所述N個核心之間建立通信連接。

在某類實施例中，所述至少兩種類型的脈沖神經(jīng)網(wǎng)絡(luò)核心包括脈沖卷積神經(jīng)網(wǎng)絡(luò)核心。

在某類實施例中，所述至少兩種類型的脈沖神經(jīng)網(wǎng)絡(luò)核心是脈沖卷積神經(jīng)網(wǎng)絡(luò)核心或脈沖循環(huán)神經(jīng)網(wǎng)絡(luò)核心或通用脈沖神經(jīng)網(wǎng)絡(luò)核心中的兩種及其以上。

在某類實施例中，所述通用脈沖神經(jīng)網(wǎng)絡(luò)核心的資源規(guī)模小于脈沖卷積神經(jīng)網(wǎng)絡(luò)核心或脈沖循環(huán)神經(jīng)網(wǎng)絡(luò)核心的資源規(guī)模。

在某類實施例中，所述脈沖卷機神經(jīng)網(wǎng)絡(luò)核心為專門用于執(zhí)行卷積神經(jīng)網(wǎng)絡(luò)的專用硬件電路。

在某類實施例中，所述脈沖循環(huán)神經(jīng)網(wǎng)絡(luò)核心為專門用于執(zhí)行循環(huán)神經(jīng)網(wǎng)絡(luò)的專用硬件電路。

在某類實施例中，所述循環(huán)神經(jīng)網(wǎng)絡(luò)為儲備池計算或長短期記憶網(wǎng)絡(luò)。

在某類實施例中，所述通用脈沖神經(jīng)網(wǎng)絡(luò)核心是基于叉指結(jié)構(gòu)的硬件電路。