[發明專利]芯片失效分析方法、裝置、電子設備及存儲介質

在審

• 申請號: 202210271551.6
• 申請日: 2022-03-18
• 公開（公告）號: CN114626267A
• 公開（公告）日: 2022-06-14
• 發明（設計）人: 林煒彥;肖樂
• 申請（專利權）人: 上海聞泰信息技術有限公司
• 主分類號: G06F30/23
• 分類號: G06F30/23;G06F30/27;G06N3/04;G06N3/08;G06F113/18;G06F119/02
• 代理公司: 廣州德科知識產權代理有限公司 44381
• 代理人: 楊中強;萬振雄

1.一種芯片失效分析方法，其特征在于，所述方法包括：

將主板的多個真實跌落姿態輸入到訓練完成的芯片失效分析模型；所述主板包括一個或多個測試芯片；

通過所述芯片失效分析模型輸出每個所述真實跌落姿態下各個所述測試芯片受到的預測應力值，并根據每個所述真實跌落姿態下各個所述測試芯片受到的預測應力值生成與每個所述真實跌落姿態對應的預測應力值數組；

當從所述主板中檢測到一個或多個失效芯片時，根據每個所述失效芯片在所述多個真實跌落姿態分別對應的預測應力值數組中的預測應力值，確定出導致所述失效芯片失效的目標跌落姿態。

2.根據權利要求1所述的方法，其特征在于，所述根據每個所述失效芯片在所述多個真實跌落姿態分別對應的預測應力值數組中的預測應力值，確定出導致所述失效芯片失效的目標跌落姿態，包括：

確定最大預測應力值對應的真實跌落姿態作為導致所述失效芯片失效的目標跌落狀態；所述最大預測應力值是根據所述失效芯片在多個所述真實跌落姿態分別對應的預測應力值數組中的預測應力值確定出的。

3.根據權利要求2所述的方法，其特征在于，所述方法還包括：

對各個所述預測應力值數組中的各個所述預測應力值按照從大到小的順序進行排序，根據所述排序結果以及各個所述真實跌落姿態確定復現矩陣；所述復現矩陣的每一行包括一個真實跌落姿態以及與所述真實跌落姿態對應的進行排序后的所述預測應力值；

以及，所述確定最大預測應力值對應的真實跌落姿態作為導致所述失效芯片失效的目標跌落狀態，包括：

針對每個所述失效芯片，按順序查詢所述復現矩陣包括的各個列，直至查詢出第一個與所述失效芯片對應的預測應力值作為所述最大預測應力值；

將所述最大預測應力值所在行包括的真實跌落姿態作為導致所述失效芯片失效的目標跌落狀態。

4.根據權利要求2所述的方法，其特征在于，所述方法還包括：

對各個所述預測應力值數組中的各個所述預測應力值按照從大到小的順序進行排序，根據所述排序結果以及所述真實跌落姿態確定復現矩陣；所述復現矩陣的每一行包括一個真實跌落姿態以及與所述真實跌落姿態對應的進行排序后的所述預測應力值；

將所述復現矩陣中的各個所述預測應力值映射成與各個所述預測應力值分別對應的所述測試芯片的編號；

以及，所述確定最大預測應力值對應的真實跌落姿態作為導致所述失效芯片失效的目標跌落狀態，包括：

針對每個所述失效芯片，按順序查詢所述復現矩陣包括的各個列，直至查詢出第一個與所述失效芯片對應的編號；第一個查詢出的所述編號是所述最大預測應力值對應的測試芯片的編號；

將第一個查詢出的所述編號所在行包括的真實跌落姿態作為導致所述失效芯片失效的目標跌落狀態。

5.根據權利要求1所述的方法，其特征在于，所述方法還包括：

基于每個所述真實跌落姿態對應的預測應力值數組，將所述預測應力值數組中最小應力值對應的測試芯片作為待選可靠芯片；

將所述待選可靠芯片中出現重復字數最多的測試芯片作為可靠芯片。

6.根據權利要求5所述的方法，其特征在于，所述方法還包括：

將所述可靠芯片存儲入參考優化方案庫；所述參考優化方案庫包括所述可靠芯片對應的項目號以及所述可靠芯片的結構信息；

通過所述參考優化方案庫向所述項目號對應的設備發送包括所述可靠芯片的結構信息的解決方案。

7.根據權利要求1所述的方法，其特征在于，所述方法還包括：

獲取所述主板的多個樣本跌落姿態以及每個所述樣本跌落姿態下各個所述測試芯片受到的樣本應力值；

將所述樣本跌落姿態以及每個所述樣本跌落姿態下各個所述測試芯片受到的樣本應力值輸入到待訓練的芯片失效分析模型中，得到所述待訓練的芯片失效分析模型輸出的訓練應力值；

根據所述樣本應力值以及所述訓練應力值計算訓練損失，并根據所述訓練損失對所述待訓練的芯片失效分析模型的權值參數進行調整，以得到訓練完成的芯片失效分析模型。