[發(fā)明專利]基于JTAG標(biāo)準(zhǔn)的測試數(shù)據(jù)傳輸優(yōu)化方法

在審

• 申請?zhí)枺?/td>: 202210256431.9
• 申請日: 2022-03-16
• 公開（公告）號: CN114595108A
• 公開（公告）日: 2022-06-07
• 發(fā)明（設(shè)計(jì)）人: 黃繼業(yè);田大海;楊宇翔;董哲康;高明煜;何志偉
• 申請（專利權(quán)）人: 杭州電子科技大學(xué)
• 主分類號: G06F11/267
• 分類號: G06F11/267
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發(fā)明公開了一種基于JTAG標(biāo)準(zhǔn)的測試數(shù)據(jù)傳輸優(yōu)化方法，以IEEE1149.1協(xié)議為基礎(chǔ)，在訪問數(shù)據(jù)寄存器的過程中，在FSM的Run?Test/Idle的狀態(tài)中，在PC端的上位機(jī)上生成的壓縮測試集利用JTAG端口的TDI引腳傳輸?shù)诫娐返腟RAM，利用高頻時鐘解碼電路進(jìn)行快速解碼，解碼進(jìn)入一個緩沖電路，等待FSM的Shift?DR狀態(tài)，移入掃描鏈路中。其中壓縮編碼以FDR碼為基礎(chǔ)，給出了0/1交替編碼的方法，是一種變長到變長的編碼方法，f是與相關(guān)聯(lián)的附加標(biāo)志位，此編碼相鄰的兩位附加標(biāo)志位互為取反，只需記住f的初始值。此后它保持在0和1間交替，這減少測試數(shù)據(jù)位數(shù)，降低了測試集傳輸?shù)臅r間開銷。同時該方法中解碼電路簡單，且獨(dú)立于被測電路。基于此，本方法具有極好的應(yīng)用前景。

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路測試方法，具體涉及一種基于JTAG標(biāo)準(zhǔn)的測試數(shù)據(jù)傳輸優(yōu)化方法。

背景技術(shù)

隨著電子電路技術(shù)的日新月異的更新，集成電路芯片越來越復(fù)雜，使用表測試電路已經(jīng)無法滿足現(xiàn)今超大規(guī)模集成電路的測試發(fā)展需求。基于IEEE1149.1國際標(biāo)準(zhǔn)的JTAG邊界掃描是由著名的國際測試行為組織所規(guī)定的一種全新的集成電路測試方法，提出為復(fù)雜電路的測試定義一個標(biāo)準(zhǔn)接口，它彌補(bǔ)傳統(tǒng)物理探針測試的方法。在IEEE1149.1國際標(biāo)準(zhǔn)中，內(nèi)部定義一個TAP(Test Access Port測試訪問端口),通過TAP可以訪問芯片提供的所有數(shù)據(jù)寄存器(DR)和指令寄存器(IR),TAP Controller通過TMS信號控制16個狀態(tài)的FSM的狀態(tài)轉(zhuǎn)換進(jìn)行測試操作。具有JTAG接口的芯片，相關(guān)JTAG引腳定義是a)TCK是測試時鐘輸入；b)TDI是測試數(shù)據(jù)串行輸入；c)TDO是測試數(shù)據(jù)串行輸出；d)TMS是測試模式輸入；e)TRST是測試復(fù)位，可選引腳。測試向量集一般是由0和1組合成的二進(jìn)制序列，數(shù)據(jù)量大且存在非常多的冗余部分，造成數(shù)據(jù)傳輸?shù)臅r間開銷過大。尤其是隨著時間的推移，測試數(shù)據(jù)急速增長，從而數(shù)據(jù)傳輸?shù)碾y度也隨之增大，最終導(dǎo)致效率越來越低，成本卻越來越高。

發(fā)明內(nèi)容

本發(fā)明所要解決的問題在于提供一種基于JTAG標(biāo)準(zhǔn)的測試數(shù)據(jù)傳輸優(yōu)化方法，這種方法能夠達(dá)到減少數(shù)據(jù)的傳輸時間，降低測試成本的目標(biāo)。

為解決上述技術(shù)問題，本發(fā)明公開了一種基于JTAG標(biāo)準(zhǔn)的測試數(shù)據(jù)傳輸優(yōu)化方法，包括以下步驟：

S1、建立原始測試數(shù)據(jù)集；

S2、構(gòu)建碼表，所述碼表包括以K表示的組號、以L表示的序列長度、前綴碼、組內(nèi)編碼、由前綴碼和組內(nèi)編碼級聯(lián)而成的編碼字；

S3、上位機(jī)依據(jù)碼表對原始測試數(shù)據(jù)集進(jìn)行編碼壓縮,得到壓縮測試數(shù)據(jù)集；

S4、將S3中得到的壓縮測試集通過TDI管腳傳輸?shù)降腟RAM；

S5、訪問SRAM，通過解碼器對壓縮測試數(shù)據(jù)集進(jìn)行解碼，進(jìn)入TDI緩沖隊(duì)列，等待TAP Controller中的TMS控制。

作為優(yōu)選，所述碼表中的記錄按照序列長度遞增排列并編組，組號K也是升序排列的。

作為優(yōu)選，所述步驟S2碼表的構(gòu)建方法為：

S2-1、K＝1時，第K組包括兩條記錄；若L＝1，前綴碼＝0，組內(nèi)編碼＝0；若L＝2，前綴碼＝0，組內(nèi)編碼＝1；

S2-2、當(dāng)K1時，第K組包括2^K條記錄；

S2-3、在第K組，前綴碼由K-1位1和一位0級聯(lián)組成，組內(nèi)編碼由K位二進(jìn)制序列構(gòu)成，從0遞增到2^K依次排列。

作為優(yōu)選，所述步驟S3中上位機(jī)依據(jù)碼表對原始測試數(shù)據(jù)集進(jìn)行編碼壓縮的方法為：

S3-1、初始化標(biāo)志位f，該f對應(yīng)一個默認(rèn)的游程類型；