[發明專利]一種碳化硅MOSFET開通延時計算方法及其應用在審
| 申請號: | 202210254942.7 | 申請日: | 2022-03-15 |
| 公開(公告)號: | CN114548013A | 公開(公告)日: | 2022-05-27 |
| 發明(設計)人: | 徐子珂;蔡雨萌;張陽;孫鵬;趙志斌;曹博源;王爽 | 申請(專利權)人: | 華北電力大學;國網上海市電力公司 |
| 主分類號: | G06F30/367 | 分類號: | G06F30/367 |
| 代理公司: | 北京君有知識產權代理事務所(普通合伙) 11630 | 代理人: | 焦麗雅 |
| 地址: | 102206 *** | 國省代碼: | 北京;11 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 碳化硅 mosfet 開通 延時 計算方法 及其 應用 | ||
1.一種碳化硅MOSFET開通延時計算方法,其特征為:包括如下步驟:
步驟一:在ugs達到閾值電壓Vth前,考慮驅動電壓上升延遲時間,列寫驅動回路KVL方程和KCL方程,聯立求解后得到此階段ugs表達式;
步驟二:按照IEC標準,當ugs大小為10%的驅動正壓VGH時,時間t的值為開通延時的起點ta;
步驟三:ugs達到閾值電壓Vth后,列寫驅動回路KCL方程、KVL方程,將id與ugs建模為線性關系,聯立求解后得到此階段ugs表達式;
步驟四:利用飽和電流表達式修正id,求導得到電流變化率,根據主功率回路KVL方程,求得uds的表達式;
步驟五:按照IEC標準,當uds達到到90%的負載電壓VDD時,時間t的值為開通延時的終點tb;
步驟六:求得tb與ta之間的差值,即為開通延時td(on);
上述步驟一到六的計算過程,應用于碳化硅MOSFET開關暫態分析等效電路;該等效回路包括:Q1器件為碳化硅MOSFET,Rg、Lg、Ld和Ls分別為驅動電阻、柵極寄生電感、漏極寄生電感和共源極寄生電感;Cgd、Cgs和Cds分別為器件的柵漏極寄生電容、柵源極寄生電容和漏源極寄生電容;Cbus為母線電容;Lp為負載電感;SBD為肖特基二極管;VDD為母線電壓;柵壓源輸出高電平為VGH、低電平為-VEE的脈沖驅動電壓UG。ugs表示Q1的柵源電壓,id表示Q1的漏電流,uds表示Q1的漏源電壓;在此基礎上,所述驅動回路結構為:依次連接的驅動電壓源UG,驅動電阻Rg,柵極寄生電感Lg,寄生電感Lg的另一端與Q1的柵極相連,并且依次同柵源極寄生電容Cgs,共源極寄生電感Ls相連;所述主功率回路結構為:依次連接的Q1的源極,共源極寄生電感Ls,肖特基二極管SBD,負載電感Lp,漏極寄生電感Ld和Q1的源極。
2.根據權利要求1所述的一種碳化硅MOSFET開通延時計算方法,其特征為:所述步驟一進一步包括如下內容:
從ugs達到閾值電壓Vth前,Q1溝道未開啟,柵壓源給Cgd和Cgs充電。由于驅動電壓的上升并非理想中的突變,從-VEE線性上升至VGH,須經過延遲時間c,因此,將驅動電壓與時間建模為線性關系;列寫權利要求1中的驅動回路KVL方程和KCL方程:
聯立式(1)和式(2)可得:
其中以t0為開始時刻,t1為Q1開始導通時刻,c為驅動電壓上升延遲時間,τ0=Rg(Cgs+Cgd),同時求得ugs(t1)=Vth為步驟三的初始值。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于華北電力大學;國網上海市電力公司,未經華北電力大學;國網上海市電力公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202210254942.7/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種分階段控制臥式固態發酵系統
- 下一篇:一種自動焊接機





