[發明專利]垂直堆疊的互補場效應晶體管及其制造方法

在審

• 申請號: 202210243018.9
• 申請日: 2022-03-11
• 公開（公告）號: CN114613772A
• 公開（公告）日: 2022-06-10
• 發明（設計）人: 劉孟淦;楊冠華;李泠;盧年端
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L21/8238;H01L21/02;H01L29/24
• 代理公司: 北京華沛德權律師事務所 11302
• 代理人: 房德權

本發明公開了一種垂直堆疊的互補場效應晶體管及其制造方法，包括襯底、第一晶體管和第二晶體管，所述第一晶體管和所述第二晶體管垂直堆疊在所述襯底上，所述第一晶體管包括第一溝道層，所述第二晶體管包括第二溝道層，所述第一溝道層為采用化學氣相沉積法制備的單層MoS₂層，所述第二溝道層為采用化學氣相沉積法制備的單層WSe₂層。通過將兩個晶體管垂直堆疊，并配合減小各晶體管中溝道層的厚度，可以極限減小晶體管的布局面積和厚度，從而達到在平面和縱向同時極限微縮的目的。

技術領域

本發明涉及半導體技術領域，尤其涉及一種垂直堆疊的互補場效應晶體管及制造方法。

背景技術

半導體產業的持續發展依賴于芯片單位面積上器件密度的不斷增加，器件密度的增加通過器件尺寸的縮小來實現。器件尺寸的縮小還可以提高器件的開啟電流、截止頻率，此外還能降低功耗，從而實現性能更強，功耗更低的芯片，推進信息產業不斷向前發展。但是半導體器件尺寸的縮小終將達到其物理極限，為延續摩爾定律每十八個月相同面積芯片性能提高一倍的集成電路發展周期，許多新型的器件相繼出現，具有垂直堆疊的互補晶體管(CFET)就是其中之一。

目前有三種主流的方法來縮放CFET：1)用新結構替換CFET以進一步縮小，但是現在是未知的；2)減少柵極介質等效氧化物厚度(EOT),但是由于漏電流的限制，EOT縮放的空間已經非常有限。3)減少半導體厚度可能是克服縮放限制的最終選擇。

但是對于傳統的Si半導體溝道，當體厚度低于5nm時，由于厚度波動引起的散射，遷移率將急速下降，這就對晶體管的持續縮放構成了嚴重限制。

發明內容

鑒于上述問題，提出了本發明以便提供一種克服上述問題或者至少部分地解決上述問題的一種垂直堆疊的互補場效應晶體管及其制造方法。

一方面，提供了一種垂直堆疊的互補場效應晶體管，所述互補場效應晶體管包括襯底、第一晶體管和第二晶體管，所述第一晶體管和所述第二晶體管垂直堆疊在所述襯底上，所述第一晶體管包括第一溝道層，所述第二晶體管包括第二溝道層，所述第一溝道層為采用化學氣相沉積法制備的單層MoS₂層，所述第二溝道層為采用化學氣相沉積法制備的單層Wse₂層。

可選的，所述第一溝道層和所述第二溝道層的厚度均為0.7～1nm。

可選的，所述第一晶體管和所述第二晶體管共用同一個柵極，所述柵極環繞所述第一溝道層和所述第二溝道層布置。

可選的，所述柵極由鈦/金組成。

可選的，所述第一晶體管還包括第一源極和第一漏極，所述第一源極和所述第一漏極沿水平方向布置在所述第一溝道層的兩端。

可選的，所述第二晶體管還包括第二源極和第二漏極，所述第二源極和所述第二漏極沿水平方向布置在所述第二溝道層的兩端。

可選的，所述互補場效應晶體管還包括環柵介質層，所述環柵介質層包覆在所述第一溝道層和所述第二溝道層，所述環柵介質層用于使得所述第一溝道層、所述第二溝道層和所述柵極之間絕緣。

可選的，所述環柵介質層為氧化鉿層。

可選的，所述襯底為硅襯底，所述硅襯底的堆疊有所述第一晶體管和所述第二晶體管的一面上形成有一層氧化硅薄膜。

第二方面，提供了一種垂直堆疊的互補場效應晶體管的制造方法，所述制造方法包括：

提供一襯底；

在所述襯底上形成垂直堆疊的第一晶體管和第二晶體管，所述第一晶體管包括第一溝道層，所述第二晶體管包括第二溝道層；