[發明專利]基站風機噪聲多點同步采集電路、關鍵單元和噪聲抑制法

在審

• 申請號: 202210241461.2
• 申請日: 2022-03-13
• 公開（公告）號: CN114596833A
• 公開（公告）日: 2022-06-07
• 發明（設計）人: 童子權;趙艷偉;任麗軍;紀鐵軍;于國輝
• 申請（專利權）人: 哈爾濱理工大學
• 主分類號: G10K11/178
• 分類號: G10K11/178;F24F13/24
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.基站風機噪聲多點同步采集電路，其特征在于，包括同步采集單元、公用資源單元、有源降噪單元、換能電路單元和微處理器單元；

所述同步采集單元包括主監測電路和副監測電路，其中，主監測點噪聲測量電路由3片運放UA1、UA2和UA3搭建而成，噪聲信號通過接線端子JA1連接麥克風接入進來，JA1的2腳連接到基準電壓2.5V的VCOM端，JA1的1腳經過電容CA1通過RA1和RA2分壓連接到UA1的3腳，電容的作用是濾除50Hz工頻，UA1的4腳和7腳分別接入-5V和+5V電源，UA1的2腳分別接入UA1的6腳和經電容CA2接入UA1的5腳，6腳經過RA3、RA4和RA5與地相連，UA1的6腳是輸出接到RA3的左端；UA2的3腳經過RA4、RA5連接到地，UA2的2腳經過CA3與5腳相連，且2腳與6腳輸出端相連接，進行電路跟隨，UA2的4腳和7腳分別連接-5V和+5V電源，UA2的6腳定義為OUTA，是ADC采集的輸出端，UA3為主觀測的比較器，其目的是跟蹤主觀測點的主頻率F，UA3的2腳經過CA4與5腳相連接，其中VGDB是2.5V的三分之二，即1.667V，為比較電壓，UA3的4腳和7腳分別接-5V和+5V電源，UA3的6腳為輸出端，測得主觀測點的頻率；

副觀測點測量電路有四個，在一個副觀測點測量電路中，由兩片AD829運放搭建而成，JA2的2腳接2.5V基準電壓VCOM端，JA2的1腳經過電容CB1通過電阻RB1和電阻RB2分壓連接到UB1的3腳上，2腳和5腳經過CB2相連且2腳連接UB1的輸出端6腳，是跟隨電路，UB1的6腳經過RB3、RB4、RB5連接到地，UB1的4腳和7腳分別接-5V和+5V電源，UB2的3腳經過RB4和RB5連接到地，UB2的2腳和5腳經過CB3相連且2腳和6腳相連進行跟隨，UB3的4腳和7腳分別接-5V和+5V電源，6腳為ADC采集的輸出端OUTB；

所述公用資源單元由一片基準芯片U12和1片運放OPA2277及若干電阻組成，電源VCC經過磁珠L1連接電源ACDD，AVDD經過電容EE1、電容EE2、電容CF1和電容EE3四者并聯接入地；基準芯片U12的輸入電壓端3腳接AVDD，并經過電容EE4和CF2并聯接入到地，U12的4腳連接接入地，U12的6腳經電容CF3和EE5、電阻RF1三者并聯接入到地，且6腳輸出基準電壓為2.5V；基準電壓經過電阻RF2連接到U13A的3腳，同時，基準電壓經過RF2和RF3并聯接入到運放U13A的輸出端1腳，U13A的2腳、8腳接地，4腳接+5V電源；

所述有源降噪單元包括四個有源降噪子單元，在一個有源降噪子單元中，由一片8位移位寄存器D1、一片三路二選一開關U0、4個運放U1、U2、U3、U4以及若干電阻電容組成；D1的15腳S1A連接U0的11腳SA，D1的1腳S1B連接U0的10腳SB，D1的2腳S1C連接9腳，D1的8腳、13腳接地，16腳、10腳接+5V電源，11腳、12腳、14腳是D1的控制端；U0的1腳、2腳、3腳、5腳、12腳、13腳分別是噪聲信號以及DAC生成信號輸入端，9腳、10腳、11腳是U0的選擇輸入端，U0的6腳、7腳、8腳都接地，U0的14腳接運放U2A的3腳，U0的15腳接運放U3A的3腳，U0的4腳接運放U4A的3腳，U2A的2腳跟隨接在U2A的1腳上，U3A的2腳跟隨接在U3A的1腳上，U4A的2腳跟隨接在U2A的1腳，U2A的4腳、8腳分別接-5V、+5V電源，U2A的1腳經由電阻R1、電容C1、電阻R2、電容C2、電阻R3、電容C3以及電容C4組成的低通濾波器連接到U2B的5腳，U2B的6腳經過跟隨接到U2B的7腳上，U2B的7腳也是輸出端，定義為OUT，同時，U2B的7腳經電容C4接地；U3A的1腳經由電阻R4、電容C5、電阻R5、電容C7、電阻R6、電容C6以及電容C8組成的低通濾波器連接到U3B的5腳，U3B的6腳經過跟隨連接到U3B的7腳，U3B的7腳也是輸出端，定義為OUT，同時，U3B的7腳經電容C8連接到地；U4A的1腳經由電阻R7、電容C9、電阻R8、電容C11、電阻R9、電容C10以及電容C12組成的低通濾波器連接到U4B的5腳，U4B的6腳經過跟隨連接到U4B的7腳，U4B的7腳是輸出端，定義為OUT，同時，U4B的7腳經過電容C12接入到地，U2B的7腳、U3B的7腳以及U4B的7腳疊加到U5A的2腳，2腳經電阻R10連接到U5A的1腳上，1腳是輸出端，輸出之后進行驅動，從而達到降噪的目的，U5A的4腳和8腳分別接到-5V和+5V的電源上，U5A的3腳接入地，其中U2A的3腳的Z1A、U3A的3腳的Z2A以及U4A的3腳Z3分別是其中一個副觀測點1階、3階以及5階的諧波；

所述換能電路單元需要四個DAC生成信號，在一個DAC生成信號中，DAC1經過電阻R11、電阻R14、電阻R17分成三路，DAC1經過電阻R11和電容C13并聯接入到地，同時，DAC1經過R1連接到U6A的3腳，U6A的2腳經過跟隨連接到U6A的1腳上，U6A的4腳和8腳分別接-5Ｖ和+5V電源，U6A的輸出端1腳經電阻R12連接到U6B的6腳，U6B的5腳接地，U6B的6腳經過R13連接到輸出端7腳，U6B的輸出端7腳輸出1階信號；DAC1經過電阻R14和電容C14并聯接入地，同時，DAC1經過電阻R14接入到Ｕ7A的3腳，U7A的2腳經過跟隨接入到U7Ａ的輸出端1腳，U7A的4腳和8腳分別接-5V和+5V電源，U7A的1腳經過電阻R15接入到U7B的6腳，U7B的6腳經過R16接入到U7B的輸出端7腳，U7B的5腳接地，U7B的輸出端7腳輸出3階信號；DAC1經過R17和C15并聯接入到地，同時，DAC1經過R17接入U8A的3腳，U8A的4腳和8腳分別接入到-5V和+5V電源，U8A的２腳經過跟隨接入到U8A的輸出端1腳，U8A的1腳經過電阻R18接入到U8B的6腳，U8B的5腳接地，U8B的6腳經過R19接入到U8B的輸出端7腳，輸出端7腳輸出5階信號；

所述微處理器單元，由微處理器UX1、UXB、UXC，晶振CK1、IIC總線UX1和若干電阻組成，UXA的22腳連接DAC3，UXA的26腳連接DAC1，UXA的34腳連接DAC2，UXA的51腳連接DAC4，UXA的29腳連接ADC2，UXA的32腳連接ADC1，UXA的33腳連接ADC3，UXA的32腳連接ADC1，UX2的12腳經過電阻R56連接UX2的13腳，UX2的12腳連接到CK1的1腳上并經過電容C25連接到地，UX2的13腳連接到CK1的2腳上并經過電容C26連接到CK1的2腳和4腳，最后連接到地，UX1的5腳連接到UX1的94腳上，UX1的6腳連接到UX1的78腳上。