[發明專利]一種硅基III-V族半導體材料的制備方法

在審

• 申請號: 202210220200.2
• 申請日: 2022-03-08
• 公開（公告）號: CN114678264A
• 公開（公告）日: 2022-06-28
• 發明（設計）人: 任曉敏;韋欣;王琦;王俊;劉昊;劉凱;張翼東;李健;江晨;王臻;劉倬良;楊一粟;黃永清;蔡世偉;李川川
• 申請（專利權）人: 北京郵電大學;中國科學院半導體研究所
• 主分類號: H01L21/20
• 分類號: H01L21/20;H01L21/324
• 代理公司: 北京路浩知識產權代理有限公司 11002
• 代理人: 肖艷

本發明提供一種硅基III?V族半導體材料的制備方法，該方法包括在硅襯底上至少兩次重復生長以弱關聯晶化為特征的III?V族半導體基本外延結構單元。每個基本外延結構單元自下而上都包括低溫層、中溫層和高溫層三層，且在高溫層生長過程中須插入熱循環退火。該方法使得低溫層的頂部與底部區域實現彼此弱關聯的晶化，同時使得高溫層連同中溫層的頂部區域與中溫層底部區域實現彼此弱關聯的晶態純化，從而實現高溫層晶體質量的優化?；陬愃频臋C理，該基本外延結構單元的重復生長可進一步提高目標外延層(即完整結構頂部外延層)的晶體質量。采用本方法可制備穿透位錯密度極低的硅基III?V族半導體材料。

技術領域

本發明涉及半導體技術領域，尤其涉及一種硅基III-V族半導體材料的制備方法。

背景技術

隨著信息技術的飛速發展，以微電子為基礎的信息傳輸網絡面對人們對數據傳輸速率、信息處理速度等越來越高的需求顯得愈發吃力。對于如此困境，以光作為信息傳輸的載體，將現有成熟的微電子和光電子技術想結合是一條很好的解決途，其在充分發揮硅基微電子成熟工藝技術的同時，還可以發揮光電子的極高傳輸速率、高抗干擾性和低功耗的優勢。硅基光電集成已成為大規模集成電路未來發展的重要方向之一，但由于硅是間接帶隙材料，發光效率極低，難以作為增益介質，為此硅基光源已成制約硅基光電集成發展的最大障礙。在硅基光源的實現方案中，硅上單片集成III-V族半導體光源具有較好的應用前景。但是硅與直接帶隙Ⅲ-Ⅴ族半導體之間通常存在較大的晶格失配，晶格失配又會導致失配應力且主要通過穿透位錯進行有效釋放，因此在硅上直接外延III-V族半導體材料時會產生大量的穿透位錯，嚴重影響著硅基光源的性能，尤其是極大地降低器件壽命。

在硅上異變外延GaAs基III-V族半導體材料時，盡管GaAs與硅的晶格失配度4.1％也會產生面密度高達10⁸cm^-2以上的穿透位錯。此時，如何有效阻擋穿透位錯向上傳播至激光器有源區就顯得至關重要。

目前對于阻擋穿透位錯常用的方法是引入含有晶格失配的應變結構例如，應變量子阱結構、應變量子點結構、應變量子阱與量子點混合結構。利用應變結構中產生的失配應力改變穿透位錯的傳播方向，以避免穿透位錯傳播至有源區。從而減少穿透位錯傳播至有源區。但是，應變結構阻擋穿透位錯的效果也十分有限，且應變結構中的失配應力還可能產生額外的穿透位錯。因此，即便引入應變結構，硅基III-V族半導體的穿透位錯密度仍高達10⁶cm^-2以上，這嚴重制約著可覆蓋光通信全部波長窗口的硅基量子阱激光器的室溫長時間連續激射，受此影響硅上GaAs基量子阱激光器的壽命目前也僅有幾百小時。為此如何有效阻擋穿透位錯傳播是硅基III-V族半導體光源中一直存在的難題。

發明內容

本發明提供了一種硅基III-V族半導體材料的制備方法，用以解決現有硅基III-V族半導體材料外延生長中穿透位錯密度依然較高的問題。本發明相較與現有技術可顯著降低硅基III-V族半導體材料的穿透位錯密度，有助于實現硅基III-V族量子阱激光器的室溫連續激射并提升其壽命。

本發明提供一種硅基III-V族半導體材料的制備方法，該方法包括：

在硅襯底上至少兩次重復生長III-V族半導體基本外延結構單元，形成重復生長外延結構；

在所述重復生長外延結構上繼續外延生長III-V族半導體材料和/或III-V族半導體器件結構；

其中，所述重復生長外延結構包括兩個或兩個以上的III-V族半導體基本外延結構單元；所述基本外延結構單元的生長過程，包括：

(1)在第一溫度條件下生長低溫層；

(2)在第二溫度條件下，在所述低溫層上生長中溫層，所述第二溫度條件高于第一溫度條件；

(3)在第三溫度條件下，在所述中溫層上外延生長高溫層，所述第三溫度條件高于第二溫度條件；