[發明專利]半導體裝置及在半導體裝置內供應電力的方法

在審

• 申請號: 202210219658.6
• 申請日: 2022-03-08
• 公開（公告）號: CN114792664A
• 公開（公告）日: 2022-07-26
• 發明（設計）人: 張任遠;賴佳平
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L25/065;H01L23/538;H01L25/18
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 徐金國

本揭露有關于一種半導體裝置及在半導體裝置內供應電力的方法。半導體裝置包含第一半導體晶粒、在第一半導體晶粒上的堆疊中形成的第二半導體晶粒，以及在前述堆疊中形成的電源管理半導體晶粒，其中第一半導體晶粒以第一電力操作，第二半導體晶粒以不同于第一電力的第二電力操作，電源管理半導體晶粒透過第一穿孔提供第一電力給第一半導體晶粒，且透過第二穿孔提供第二電力給第二半導體晶粒。

技術領域

本揭露是有關于一種半導體裝置及在半導體裝置內供應電力的方法，尤其是有關于一種包含在堆疊中的電源管理晶粒的半導體裝置及在半導體裝置內供應電力的方法。

背景技術

由于多種電子組件(如：晶體管、二極管、電阻器、電容器等)的集成密度的持續改善，半導體產業已持續成長。主要地，此些集成密度的改善來自于最小特征尺寸(minimumfeature size)的相繼縮小，且此允許更多的組件能夠整合于預定的區域內。

除了更小的電子組件之外，對于組件封裝的改善尋求提供比先前封裝占據更小區域的更小的半導體封裝。半導體的封裝類型的例子包含方形扁平式封裝(quad flatpackage，QFP)、插針格線陣列(pin grid array，PGA)、球格陣列(ball grid array，BGA)、覆晶(flip chip，FC)、三維集成電路(three dimensional integrated circuit，3DIC)、晶圓級封裝(wafer level package，WLP)、疊層封裝(package on package，PoP)、系統單晶片(system on Chip，SoC)或系統整合晶片(system on integrated circuit，SoIC)的裝置。

此些三維的裝置的一些裝置(如：3DIC、SoC及SoIC)通過將晶片放置在半導體晶圓級晶片上而制得。因為在堆疊的晶片間的內連接(interconnect)的長度的減短，所以此些三維的裝置提供改善的集成密度及其他優點，例如：更快的速度及更高的頻寬。然而，仍有許多關于三維裝置的挑戰。

發明內容

本揭露的一實施例揭露一種半導體裝置，其包含第一半導體晶粒、在第一半導體晶粒上的堆疊中的第二半導體晶粒，以及在堆疊中的電源管理半導體晶粒，其中第一半導體晶粒以第一電力操作，第二半導體晶粒以不同于第一電力的第二電力操作，電源管理半導體晶粒透過第一穿孔提供第一電力給第一半導體晶粒，并透過第二穿孔提供第二電力給第二半導體晶粒。

本揭露的另一實施例揭露一種半導體裝置，其包含多個半導體裝置、基礎半導體晶粒及連結電路。此些半導體裝置的每一者包含第一半導體晶粒、在第一半導體晶粒上的一堆疊中的第二半導體晶粒，以及在此堆疊中的電源管理半導體晶粒，其中第一半導體晶粒以第一電力操作，第二半導體晶粒以第二電力操作，且電源管理半導體晶粒透過第一穿孔提供第一電力給第一半導體晶粒，并透過第二穿孔提供第二電力給第二半導體晶粒。此些半導體裝置安裝在基礎半導體晶粒上，以使此些半導體裝置的側面接合至基礎半導體晶粒的上表面。連結電路用以電性連接基礎半導體晶粒至此些半導體裝置。

本揭露的又一實施例揭露一種在半導體裝置內供應電力的方法。此方法包含透過第一穿孔從電源管理半導體晶粒提供第一電力給在半導體晶粒堆疊中的第一半導體晶粒，其中電源管理半導體晶粒是在半導體晶粒堆疊中，以及透過第二穿孔從電源管理半導體晶粒提供第二電力給在半導體晶粒堆疊中的第二半導體晶粒，其中第二電力不同于第一電力。

附圖說明

當伴隨附圖閱讀時，從以下詳細描述中將最好理解本揭露的態樣。注意到的是，根據業界中的標準實務，多種特征并非按比例繪制，且僅用于說明目的。事實上，為了論述清晰，可任意增加或減小多種特征的尺寸。

圖1是繪示根據本揭露的一或多個實施例的半導體晶粒100的縱截面視圖；

圖2是繪示根據一或多個實施例的半導體晶粒堆疊250(如：垂直的半導體晶粒堆疊)的縱截面視圖；