[發明專利]三維存儲器及其制作方法以及存儲器系統

在審

• 申請號: 202210202193.3
• 申請日: 2022-03-03
• 公開（公告）號: CN114784011A
• 公開（公告）日: 2022-07-22
• 發明（設計）人: 王均保
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L27/11524
• 分類號: H01L27/11524;H01L27/11548;H01L27/11556;H01L27/1157;H01L27/11575;H01L27/11582
• 代理公司: 北京派特恩知識產權代理有限公司 11270
• 代理人: 李路遙;張穎玲

本公開實施例公開了一種三維存儲器及其制作方法，所述三維存儲器包括：襯底；沿垂直于襯底的方向層疊設置的至少兩個存儲陣列；每個存儲陣列包括：堆疊結構，堆疊結構包括頂部選擇柵，頂部選擇柵位于堆疊結構相對遠離襯底的一側；貫穿堆疊結構的多個溝道柱；隔斷頂部選擇柵的頂部選擇柵切線；其中，沿平行于襯底的方向，頂部選擇柵切線位于相鄰兩個溝道柱之間；其中，至少兩個存儲陣列中的相互層疊設置的溝道柱電連接。

技術領域

本公開實施例涉及半導體技術領域，特別涉及一種三維存儲器及其制作方法以及存儲器系統。

背景技術

隨著5G、互聯網的飛速發展，萬物互聯已成為未來的趨勢，社會對于大存儲容量的需求日益增加。3D NAND存儲器因其較高的存儲單元集成度，成為目前主流的存儲器件。

3D NAND存儲器包括陣列區和外圍電路區，陣列區包括具有存儲單元的核心區域。隨著陣列區的堆疊結構層數的不斷增加，存儲層數增加，形成貫穿該堆疊結構的深孔(該深孔后續用于形成存儲單元)蝕刻工藝難度越來越大，因此，可采用先后形成堆疊設置的多個層數較少的子堆疊結構，每個子堆疊結構中對應的存儲單元彼此互連，以此來降低形成存儲單元的難度。

然而，對于包括多個子堆疊結構的存儲器，編程干擾(Program Disturb)較為嚴重。因此，如何減少存儲器內部的編程干擾，成為亟待解決的問題。

發明內容

有鑒于此，本公開實施例提供一種三維存儲器及其制作方法以及存儲器系統。

根據本公開實施例的第一方面，提供一種三維存儲器，包括：

襯底；

沿垂直于襯底的方向層疊設置的至少兩個存儲陣列；

每個所述存儲陣列包括：

堆疊結構，所述堆疊結構包括導電的頂部選擇柵，所述頂部選擇柵位于所述堆疊結構相對遠離所述襯底的一側；

貫穿所述堆疊結構的多個溝道柱；

隔斷所述頂部選擇柵的頂部選擇柵切線；其中，沿平行于所述襯底的方向，所述頂部選擇柵切線位于相鄰兩個所述溝道柱之間；

其中，所述至少兩個存儲陣列中的相互層疊設置的所述溝道柱電連接。

根據本公開實施例的第二方面，提供一種三維存儲器，包括：

襯底；

第一堆疊結構，包括第一頂部選擇柵；所述第一頂部選擇柵位于所述第一堆疊結構相對遠離所述襯底的一側；

貫穿所述第一堆疊結構的多個第一溝道柱；

隔斷所述第一頂部選擇柵的第一頂部選擇柵切線；其中，沿平行于所述襯底的方向，所述第一頂部選擇柵切線位于相鄰兩個所述第一溝道柱之間；

第二堆疊結構，包括第二頂部選擇柵；所述第二頂部選擇柵位于所述第二堆疊結構相對遠離所述襯底的一側；

貫穿所述第二堆疊結構的多個第二溝道柱；

隔斷所述第二頂部選擇柵的第二頂部選擇柵切線；其中，沿平行于所述襯底的方向，所述第二頂部選擇柵切線位于相鄰兩個所述第二溝道柱之間；

所述第一堆疊結構和所述第二堆疊結構沿垂直于襯底的方向層疊設置；其中，層疊設置的所述第一溝道柱與所述第二溝道柱電連接。

根據本公開實施例的第三方面，提供一種存儲器系統，包括：

存儲器，包括上述的三維存儲器；

存儲器控制器，耦合到所述存儲器并且被配置為控制所述存儲器。