[發(fā)明專利]一種帶預(yù)充電功能的低功耗電源系統(tǒng)及其控制方法

有效

• 申請(qǐng)?zhí)枺?/td>: 202210197413.8
• 申請(qǐng)日: 2022-03-02
• 公開（公告）號(hào): CN114265464B
• 公開（公告）日: 2022-05-20
• 發(fā)明（設(shè)計(jì)）人: 黃鶴
• 申請(qǐng)（專利權(quán)）人: 南京沁恒微電子股份有限公司
• 主分類號(hào): G05F1/56
• 分類號(hào): G05F1/56
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發(fā)明公開了一種帶預(yù)充電功能的低功耗電源系統(tǒng)及其控制方法，包括依次連接的超低功耗LDO模塊、DCDC模塊、LC濾波器及LDO模塊，還包括預(yù)充電電路，預(yù)充電電路包括偏置產(chǎn)生電路、放大器、限流元件及開關(guān)管，系統(tǒng)供電電壓為偏置產(chǎn)生電路及放大器供電，偏置產(chǎn)生電路輸出端連接放大器反相輸入端，開關(guān)管輸入端通過限流元件連接系統(tǒng)供電電壓，開關(guān)管輸出端連接放大器同相輸入端和LC濾波器輸出端，開關(guān)管的驅(qū)動(dòng)端連接放大器輸出端。本發(fā)明在睡眠過程中對(duì)電容進(jìn)行預(yù)充電，使得輸出電壓近似正常工作輸出電壓，喚醒時(shí)不會(huì)產(chǎn)生過大的脈沖電流，不會(huì)影響電子產(chǎn)品的EMI電磁干擾規(guī)范認(rèn)證，降低了產(chǎn)品的平均功耗。

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路設(shè)計(jì)領(lǐng)域，尤其涉及一種帶預(yù)充電功能的低功耗電源系統(tǒng)及其控制方法。

背景技術(shù)

低功耗產(chǎn)品應(yīng)用中，電源系統(tǒng)通常會(huì)帶有DCDC（直流轉(zhuǎn)直流電壓轉(zhuǎn)化器）模塊來節(jié)省功耗，電源系統(tǒng)還會(huì)帶有睡眠喚醒功能，當(dāng)系統(tǒng)無需工作時(shí)，電源系統(tǒng)可掉電部分掉電，最大限度的節(jié)省功耗。

傳統(tǒng)的帶DCDC模塊的低功耗電源睡眠喚醒系統(tǒng)，如圖1所示，假設(shè)芯片供電電壓為VDD，當(dāng)芯片正常工作時(shí)，芯片供電輸入DCDC_IN分別給超低功耗LDO（低壓差線性穩(wěn)壓器）與集成DCDC模塊供電，低功耗LDO輸出為Vlp,為不掉電模塊供電，DCDC模塊輸出通過電感L和電容C1濾波后降壓為DCDC_OUT，假設(shè)電壓值為V1，DCDC_OUT一方面給DCDC模塊提供反饋信號(hào)接到內(nèi)部電阻R2，另一方面給集成LDO提供供電電壓，LDO輸出為Vcore，為低壓電路供電。Vlp下的時(shí)鐘振蕩器提供計(jì)時(shí)時(shí)鐘，狀態(tài)控制邏輯用于控制芯片各個(gè)模塊的開啟與關(guān)閉。當(dāng)芯片進(jìn)入睡眠狀態(tài)時(shí)，DCDC模塊關(guān)閉，P1、N1管處于關(guān)閉狀態(tài)，DCDC_OUT處于放電狀態(tài)，電容C1上的電壓下降為0，即此時(shí)LDO的供電電壓降低為0，LDO的輸出Vcore也將降為0，系統(tǒng)達(dá)到低功耗睡眠狀態(tài)。當(dāng)系統(tǒng)需要重新喚醒時(shí)，由于LDO和DCDC模塊內(nèi)部的參考產(chǎn)生等電路的供電此時(shí)為0，所以根據(jù)超低功耗下的不掉電控制邏輯，首先必須將DCDC模塊的PMOS管P1打開，通過電感對(duì)片外電容C1進(jìn)行充電至VDD，然后再打開LDO和DCDC模塊，此時(shí)DCDC才能正常工作，輸出DCDC_OUT逐漸由VDD下降到V1。

如圖2所示，0到t1時(shí)刻，芯片處于正常工作狀態(tài)，DCDC_OUT為，LDO輸出電壓Vcore為V2，芯片工作電流為I1；t1到t2時(shí)刻，芯片處于睡眠狀態(tài)，DCDC_OUT由V1下降到0，LDO輸出電壓由V2下降到0，芯片睡眠電流為I2，I2由不可掉電部分工作電流組成；t2到t3時(shí)刻，芯片處于喚醒狀態(tài)，DCDC_OUT由0上升到供電電壓VDD，LDO輸出電壓由0上升到V2，芯片電流由I2迅速上升到I3，假設(shè)P1導(dǎo)通電阻為R，忽略電感與電容的作用，I3約等于；t3到t4時(shí)刻，DCDC_OUT逐漸由VDD下降到V1，LDO輸出電壓保持V2不變,芯片電流由I3迅速下降到I4，I4為DCDC未開啟時(shí)的芯片電流；t4時(shí)刻后，DCDC輸出V1，芯片恢復(fù)正常工作狀態(tài)。

但是，這種低功耗電源系統(tǒng)的睡眠喚醒過程存在以下幾個(gè)缺點(diǎn)：

1、喚醒過程中，電流I3由電源電壓和P1導(dǎo)通電阻決定，過大的脈沖電流大小會(huì)影響到電子產(chǎn)品的EMI電磁干擾規(guī)范認(rèn)證。

2、在反復(fù)的睡眠與喚醒過程中，電容C1上的電荷反復(fù)的被充放，這些能量并沒有被電路所消耗，為無用功耗，增加了產(chǎn)品的平均功耗。

3、DCDC模塊在t2到t4時(shí)刻，沒有工作，沒有起到降低功耗的作用。

發(fā)明內(nèi)容

發(fā)明目的：為了解決現(xiàn)有技術(shù)中低功耗電源系統(tǒng)在睡眠后的喚醒過程中，充電脈沖電流過大導(dǎo)致電磁干擾、以及造成額外功耗損失的問題，本發(fā)明提供一種帶預(yù)充電功能的低功耗電源系統(tǒng)及其控制方法。