[發明專利]一種實現多路HDMI顯示疊加的系統及方法

在審

• 申請號: 202210197070.5
• 申請日: 2022-03-01
• 公開（公告）號: CN114721990A
• 公開（公告）日: 2022-07-08
• 發明（設計）人: 高金超;于立北;李鳳婷
• 申請（專利權）人: 天津七所精密機電技術有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40;G06F13/16;G06F13/42;G06F21/85
• 代理公司: 天津盛理知識產權代理有限公司 12209
• 代理人: 王利文

1.一種實現多路HDMI顯示疊加的系統，其特征在于：包括FPGA、PCI-LocaBus橋模塊、上位機、異步串口收發模塊、自測試模塊和外部串口設備；所述FPGA包括中斷管理單元、LocalBus控制單元、認證單元、UART控制單元、自閉環測試單元、FIFO緩存單元和波特率生成單元，LocalBus控制單元與認證單元雙向連接，認證單元的輸出連接UART控制單元的輸入，波特率生成單元的輸出連接UART控制單元的輸入，FIFO緩存單元與UART控制單元雙向連接，UART控制單元的輸出連接自閉環測試單元的輸入，UART控制單元的另一輸出連接中斷管理單元；所述上位機與PCI-LocaBus橋模塊雙向連接，PCI-LocaBus橋模塊與FPGA中的LocalBus控制單元雙向連接，FPGA中的中斷管理單元的輸出連接PCI-LocaBus橋模塊的輸入端，FPGA中的UART控制單元與異步串口收發模塊雙向連接，FPGA中的自閉環測試單元的輸出分別連接自測試模塊的輸入端和FPGA中的UART控制單元外部串口設備的輸出端和自測試模塊的輸出端連接異步串口收發模塊的輸入端，異步串口收發模塊的輸出端和自測試模塊的另一輸出端分別連接外部串口設備的輸入端。

2.根據權利要求1所述的一種實現多路HDMI顯示疊加的系統，其特征在于：所述異步串口收發模塊和外部串口設備的串口連接方式包括RS422串口連接、RS232串口連接和RS485串口連接；所述上位機通過PCI總線與PCI-LocaBus橋模塊雙向連接。

3.根據權利要求2所述的一種實現多路HDMI顯示疊加的系統，其特征在于：所述異步串口收發模塊和外部串口設備的串口的連接方式，確定FPGA中自閉環測試單元設置的模式，其中自閉環測試單元設置的模式包括TTL、RS232和RS422電平自閉環測試模式。

4.根據權利要求1所述的一種實現多路HDMI顯示疊加的系統，其特征在于：所述PCI-LocaBus橋模塊為SM9054橋芯片。

5.一種如權利要求1至4任一項所述基于FPGA的異步串口安全通信系統的通信方法，其特征在于：包括以下步驟：

步驟1、構建FPGA中Local Bus控制單元與PCI-LocaBus橋模塊連接使用的LocalBus總線接口控制邏輯；

步驟2、構建FPGA中認證單元的控制邏輯；

步驟3、構建FPGA中中斷管理單元、LocalBus控制單元、UART控制單元、FIFO緩存單元、波特率生成單元、認證單元和自閉環測試單元對于完成Local Bus總線接口到異步串口收發模塊的邏輯轉換的邏輯。

6.根據權利要求5所述的一種實現多路HDMI顯示疊加的系統的通信方法，其特征在于：所述步驟1的具體實現方法為：將PCI-LocaBus橋模塊與FPGA進行交互連接，設置LocalBus總線接口數據總線為18位，地址線為13位，控制總線包括總線EN1#、總線EN2#、總線LW/R#、總線READY#、總線ADS#、總線LINT#、總線LRESET、總線LHOLD、總線LHOLDA。