[發(fā)明專利]一種鐵電膜的制作方法和半導體器件的制作方法

在審

• 申請?zhí)枺?/td>: 202210192395.4
• 申請日: 2022-02-28
• 公開（公告）號: CN114628235A
• 公開（公告）日: 2022-06-14
• 發(fā)明（設計）人: 羅慶;王淵;姜鵬飛;劉明
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/02
• 分類號: H01L21/02;H01L21/336;H01L49/02;C23C14/35;C23C14/34;C23C14/06;C23C14/58;C23C28/04;C23C28/00
• 代理公司: 北京華沛德權律師事務所 11302
• 代理人: 馬苗苗

本發(fā)明涉及微電子技術領域，尤其涉及一種鐵電膜的制作方法和半導體器件的制作方法，鐵電膜的制作方法包括：通過濺射工藝濺射靶材，制備鐵電薄膜，其中，靶材包括二氧化鉿靶材和鋯單質靶材。半導體器件的制作方法包括在襯底之上形成柵極介電層；通過鐵電薄膜的制作方法，在柵極介電層上形成鐵電薄膜；在鐵電薄膜之上形成柵電極，其中，柵極介電層、鐵電薄膜和柵電極均介于襯底的源極區(qū)和漏極區(qū)之間。另一種半導體器件的制作方法包括在襯底之上形成下電極層；通過鐵電薄膜的制作方法，在下電極層之上形成鐵電薄膜；在鐵電薄膜之上形成上電極層。本發(fā)明提高鐵電薄膜和半導體器件的鐵電性能，增強鐵電薄膜的可靠性和穩(wěn)定性，降低鐵電薄膜的漏電率。

技術領域

本發(fā)明涉及微電子技術領域，尤其涉及一種鐵電膜的制作方法和半導體器件的制作方法。

背景技術

隨著信息技術的發(fā)展，人們對于信息存儲的需求不斷增大，對存儲器的容量、體積、功耗和價格等提出了越來越高的要求。作為非易失性的半導體存儲器，一方面面臨著不斷縮小的器件尺寸使得制造成本越來越高的問題，另一方面還面臨著尺寸縮小帶來的可靠性低的問題。通常會采用原子層沉積(AtomicLayer deposition，ALD)技術制作鐵電薄膜，然而在這種技術的生長過程中，容易引入碳和氫等雜質，引發(fā)鐵電薄膜的鐵電性能低的問題。

發(fā)明內容

本申請實施例通過提供一種鐵電膜的制作方法和半導體器件的制作方法，解決了現(xiàn)有技術中鐵電薄膜的鐵電性能低的技術問題，實現(xiàn)了提高鐵電薄膜的鐵電性能，增強了鐵電薄膜的可靠性和穩(wěn)定性，降低了鐵電薄膜的漏電率，還使鐵電薄膜的生產(chǎn)周期短，成本低等技術效果。

第一方面，本發(fā)明實施例提供一種鐵電薄膜的制作方法，包括：

通過濺射工藝濺射靶材，制備鐵電薄膜，其中，所述靶材包括二氧化鉿靶材和鋯單質靶材。

優(yōu)選的，所述鐵電薄膜的厚度范圍為3nm～70nm。

優(yōu)選的，所述通過濺射工藝濺射靶材，形成鐵電薄膜，包括：

在將所述靶材安裝至所述濺射工藝的濺射設備上之后，通過控制所述靶材的濺射功率濺射所述靶材，制備所述鐵電薄膜，其中，所述鋯單質靶材的濺射功率范圍為6W～100W，所述二氧化鉿靶材的濺射功率范圍為30W～200W。

基于同一發(fā)明構思，第二方面，本發(fā)明還提供一種半導體器件的制作方法，所述半導體器件為鐵電場效應晶體管，所述方法包括：

在襯底中形成源極區(qū)和漏極區(qū)；

在所述襯底之上形成柵極介電層；

通過上述的鐵電薄膜的制作方法，在所述柵極介電層上形成所述鐵電薄膜；

在所述鐵電薄膜之上形成柵電極，其中，所述柵極介電層、所述鐵電薄膜和所述柵電極均介于所述源極區(qū)和漏極區(qū)之間。

優(yōu)選的，所述柵極介電層的材質包括但不限于：氧化硅或氮化硅。

優(yōu)選的，所述柵電極的材質包括但不限于：氮化鈦、氮化鉭、鎢、銅或含金屬材料。

基于同一發(fā)明構思，第三方面，本發(fā)明提供一種半導體器件的制作方法，所述半導體器件為鐵電電容器，所述方法包括：

在襯底之上形成下電極層；

通過上述的鐵電薄膜的制作方法，在所述下電極層之上形成所述鐵電薄膜；

在所述鐵電薄膜之上形成上電極層。

優(yōu)選的，在襯底之上形成下電極層之后，在所述下電極層之上形成所述鐵電薄膜之前，還包括：在所述下電極層之上形成介質層；

和/或，在所述下電極層之上形成所述鐵電薄膜之后，在所述鐵電薄膜之上形成上電極層之前，還包括：在所述鐵電薄膜之上形成所述介質層。