[發(fā)明專利]一種基于融合邏輯的具有多層優(yōu)先級的靜態(tài)RS觸發(fā)器

在審

• 申請?zhí)枺?/td>: 202210183663.6
• 申請日: 2022-02-28
• 公開（公告）號: CN114553194A
• 公開（公告）日: 2022-05-27
• 發(fā)明（設計）人: 李強;楊光亮;王銀浩
• 申請（專利權(quán)）人: 電子科技大學
• 主分類號: H03K3/356
• 分類號: H03K3/356
• 代理公司: 暫無信息
• 代理人: 暫無信息

數(shù)字電路作為集成電路的基石，以其邏輯的嚴密性、可靠性成就了高可靠的邏輯運算，極大的擴展了人類意識的邊界，先進的邏輯運算單元已經(jīng)成為開啟AI時代的鑰匙。數(shù)字系統(tǒng)具有良好的穩(wěn)健性，能實現(xiàn)各種復雜且精妙的運算，可是，標準的數(shù)字設計流程對諸如，電源、數(shù)據(jù)轉(zhuǎn)換器等數(shù)模混合系統(tǒng)顯得力不從心。這些系統(tǒng)可能沒有時鐘，需要通過延遲或者狀態(tài)觸發(fā)自定時邏輯事件，產(chǎn)生異步時鐘，并在異步時鐘的各個階段完成不同的工作的調(diào)度，異步時序系統(tǒng)有不同于時序邏輯的一系列可靠性問題。本發(fā)明提出一種基于融合邏輯的具有多層優(yōu)先級的靜態(tài)RS觸發(fā)器，在常規(guī)的置位、復位基礎(chǔ)上創(chuàng)新的增加一組高優(yōu)先級的置位、復位功能和低優(yōu)先級使能功能，有助于處理復雜時序之間的優(yōu)先級問題，大幅提高可靠性，借助融合邏輯，又具有很高的器件使用效率。

技術(shù)領(lǐng)域

本發(fā)明提出一種基于融合邏輯的具有多層優(yōu)先級的靜態(tài)RS觸發(fā)器，在常規(guī)的置位、復位基礎(chǔ)上創(chuàng)新的增加一組高優(yōu)先級的置位、復位功能和低優(yōu)先級使能功能，有助于處理復雜異步時序之間的優(yōu)先級問題，大幅提高可靠性，借助融合邏輯，又具有很高的器件使用效。

背景技術(shù)

數(shù)字電路作為集成電路的基石，一直備受重視，得到了長足的發(fā)展。數(shù)字電路以其邏輯的嚴密性、可靠性使得高可靠的邏輯運算成為可能，極大的擴展了人類意識的邊界，先進的邏輯運算單元已經(jīng)成為開啟AI時代的鑰匙。數(shù)字集成電路設計具有一系列標準單元和工具，更有FPGA、CPLD等可編程邏輯器件，基于這些資源設計的數(shù)字系統(tǒng)具有良好的穩(wěn)健性，能實現(xiàn)各種復雜且精妙的運算，且能在制程的進步中獲得巨大收益。任何完美的事物總包含一些缺點，作為半導體產(chǎn)業(yè)的寵兒的數(shù)字集成電路也不例外，標準的數(shù)字設計流程對諸如，電源、數(shù)據(jù)轉(zhuǎn)換器等數(shù)模混合系統(tǒng)顯得力不從心。這些系統(tǒng)可能沒有時鐘，需要通過延遲或者狀態(tài)觸發(fā)自定時邏輯事件，產(chǎn)生異步時鐘，并在異步時鐘的各個階段完成不同的工作的調(diào)度，異步時序系統(tǒng)有不同于時序邏輯的一系列可靠性問題。

這類電路往往需要定制人工數(shù)字邏輯來實現(xiàn)，標準工具的缺乏，需花費大量的時間和精力考究其功能性與可靠性問題，更高的要求還涉及邏輯器件的使用效率和結(jié)構(gòu)的強壯性。定制數(shù)字電路設計會使用到大量存儲器，其中RS觸發(fā)只需8個開關(guān)器件就可實現(xiàn)，以其功能明確、結(jié)構(gòu)簡單的優(yōu)點倍受青睞，但RS觸發(fā)器作為電平觸發(fā)存儲單元，置位、復位功能同時用于自定時邏輯會有亞穩(wěn)態(tài)和復位風險。更加復雜的功能還需要配合一定的基本邏輯單元才可實現(xiàn)，比如JK觸發(fā)器，往往邏輯效率并不高，占用大量版圖面積。

發(fā)明內(nèi)容

本發(fā)明為一種基于融合邏輯的具有多層優(yōu)先級的靜態(tài)RS觸發(fā)器，采用兩個三級融合靜態(tài)邏輯門高效的實現(xiàn)目標邏輯功能。本發(fā)明的靜態(tài)RS觸發(fā)器的引腳框圖如圖1左，除了標準的輸出端(Q、QN)，一組低優(yōu)先級置位、復位端(S、R)外，還包含一組高優(yōu)先級置位、復位輸入端(SN、RN)和一個中優(yōu)先級的低優(yōu)先級置位、復位的使能端(EN)。

本發(fā)明的邏輯結(jié)構(gòu)分為三個層次，三個層次分別對應不同功能的優(yōu)先級，邏輯框圖如圖1右所示。第一個層次是普通置位、復位功能，為高電平有效，低電平無動作，對應圖中的S、R引腳；第二個層次是輸入使能，優(yōu)先級高于普通置位、復位功能，為高電平有效，低電平屏蔽普通的置位和復位功能，對應圖中的EN引腳；第三個層次是高優(yōu)先級置位、復位功能，在正反饋內(nèi)部直接修改輸出，優(yōu)先級最高，高于普通置位、復位和使能端，低電平有效，高電平無效，對應圖中的SN、RN引腳。

邏輯信號的動作波形如圖3所示，其中電平波動表示信號電平在該區(qū)間一直變化，用來表征信號優(yōu)先級，梯形的底表示默認無效電平極性，梯形的頂表示有效電平極性。信號的優(yōu)先級在圖中一目了然，但不包含亞穩(wěn)態(tài)特征，原則上任意一對置位、復位受限正反饋競爭，不可同時無效，但本發(fā)明有兩套不同優(yōu)先級的置位、復位功能，可以很大程度避免亞穩(wěn)態(tài)和復位問題。