[發(fā)明專利]一種FADEC軟硬件接口的規(guī)格化表格式管理方法

在審

• 申請?zhí)枺?/td>: 202210181187.4
• 申請日: 2022-02-25
• 公開（公告）號: CN114706574A
• 公開（公告）日: 2022-07-05
• 發(fā)明（設(shè)計）人: 楊云強;王陽;齊志成;胡森;顧俊凱;謝鋼志
• 申請（專利權(quán)）人: 中國航發(fā)控制系統(tǒng)研究所
• 主分類號: G06F8/36
• 分類號: G06F8/36;G06F9/448
• 代理公司: 南京蘇高專利商標事務(wù)所(普通合伙) 32204
• 代理人: 柏尚春

1.一種FADEC軟硬件接口的規(guī)格化表格式管理方法，其特征在于，包括以下步驟：

(1)制定滿足軟硬件開發(fā)接口信息傳遞的表格模板；

(2)建立符合FADEC數(shù)控系統(tǒng)領(lǐng)域特征的軟硬件接口關(guān)鍵信息規(guī)格化編制規(guī)則；

(3)開發(fā)軟硬件接口模塊編輯工具，通過導(dǎo)入接口模塊可供用戶編輯、修改和保存；

(4)開發(fā)軟硬件接口文檔生成工具，將接口信息自動生成為文檔；

(5)開發(fā)軟硬件接口管理工具，允許用戶復(fù)用以往的項目接口，并提供版本日志管理功能。

2.根據(jù)權(quán)利要求1所述的一種FADEC軟硬件接口的規(guī)格化表格式管理方法，其特征在于，步驟(2)所述的軟硬件接口關(guān)鍵信息規(guī)格化編制規(guī)則具體為：

(2.1)FADEC控制器存在多個不同通道時，按章節(jié)分開描述；

(2.2)先按照CPU接口和FPGA接口分類，再按照物理對象進行分類；

(2.3)GPIO管腳細分為外部總線、外部中斷、功能管腳和普通IO四類；

(2.4)規(guī)格化接口的表格列包括：[基地址][偏移地址][Bit][信號名][描述][范圍][定義][讀寫][上電初值][系統(tǒng)信號]。

3.根據(jù)權(quán)利要求2所述的一種FADEC軟硬件接口的規(guī)格化表格式管理方法，其特征在于，所述CPU接口包括CPU內(nèi)核、存儲器、GPIO管腳配置。

4.根據(jù)權(quán)利要求2所述的一種FADEC軟硬件接口的規(guī)格化表格式管理方法，其特征在于，所述FPGA接口包括復(fù)位管理、看門狗、CCDL通訊、模擬量輸入采集。

5.一種計算機存儲介質(zhì)，其上存儲有計算機程序，其特征在于，該計算機程序被處理器執(zhí)行時實現(xiàn)如權(quán)利要求1-4中任一項所述的一種FADEC軟硬件接口的規(guī)格化表格式管理方法。

6.一種計算機設(shè)備，包括儲存器、處理器及存儲在存儲器上并可再處理器上運行的計算機程序，其特征在于，所述處理器執(zhí)行所述計算機程序時實現(xiàn)如權(quán)利要求1-4中任一項所述的一種FADEC軟硬件接口的規(guī)格化表格式管理方法。