[發明專利]一種CMOS反相器延遲電路有效
| 申請號： | 202210176848.4 | 申請日： | 2022-02-24 |
| 公開（公告）號： | CN114531149B | 公開（公告）日： | 2023-09-29 |
| 發明（設計）人： | 張保俠;周海澎;朱琪;肖培磊;陳彥杰;來佳艷 | 申請（專利權）人： | 中國電子科技集團公司第五十八研究所 |
| 主分類號： | H03K19/0948 | 分類號： | H03K19/0948 |
| 代理公司： | 無錫派爾特知識產權代理事務所(普通合伙) 32340 | 代理人： | 鄭婷婷;楊立秋 |
| 地址： | 214000 *** | 國省代碼： | 江蘇;32 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 cmos 反相器 延遲 電路 | ||
1.一種CMOS反相器延遲電路，其特征在于，包括第一CMOS反相器INV1、第二CMOS反相器INV2、電阻R1、電容C1和若干個MOS管；
所述第一CMOS反相器INV1的輸出端YN接所述電阻R1的一端，所述電阻R1的另一端接所述第二CMOS反相器INV2的輸入端A以及所述電容C1的正極板，第一CMOS反相器INV1的輸入端A為整個延遲電路的輸入端IN，第二CMOS反相器INV2的輸出端YN為整個延遲電路的輸出；
若干個MOS管的源極或者漏極均連接其中一個CMOS反相器的VS端口，另一個CMOS反相器的VS端口接電源VDD；或者，
所述第一CMOS反相器INV1的VS端口和所述第二CMOS反相器INV2的VS端口分別連接相同數量的MOS管；
若MOS管的源極連接VS端口，則其漏極分別連接不同的電源；若MOS管的漏極連接VS端口，則其源極分別連接不同的電源；若干個MOS管的柵極分別連接不同的使能信號；
所述電容C1的負極板、所述第一CMOS反相器INV1的GS端和所述第二CMOS反相器INV2的GS端均接地；
所述MOS管均為N型或P型MOS管；
所述電容C1和所述電阻R1均為恒定值；
所述第一CMOS反相器INV1上MOS管的柵極所接使能信號不能同時為低或高，所述第二CMOS反相器INV2上MOS管的柵極所接使能信號不能同時為低或高。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于中國電子科技集團公司第五十八研究所，未經中國電子科技集團公司第五十八研究所許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202210176848.4/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：一種具有光照接收面積可調的光伏水泵
- 下一篇：一種消毒供應室護理用配液裝置
