[發明專利]復位用半導體集成電路以及使用該復位用半導體集成電路的電路系統

在審

• 申請號: 202210167796.4
• 申請日: 2022-02-23
• 公開（公告）號: CN114967888A
• 公開（公告）日: 2022-08-30
• 發明（設計）人: 高野陽一;平井勝
• 申請（專利權）人: 三美電機株式會社
• 主分類號: G06F1/24
• 分類號: G06F1/24;H03K17/22
• 代理公司: 北京銀龍知識產權代理有限公司 11243
• 代理人: 范勝杰;文志

本發明提供一種復位用半導體集成電路以及使用該復位用半導體集成電路的電路系統，其能夠改變復位信號的延遲時間。該復位用半導體集成電路具備電壓檢測電路(21)，在監視對象的電源電壓(VDD1)低于預定電平的情況下輸出復位信號，該復位用半導體集成電路具備：由CMOS電路構成的輸出級(22)，該CMOS電路生成并輸出與所述電壓檢測電路的檢測結果對應的信號；監視電壓輸入端子(VS)，其被輸入監視對象的電源電壓(VDD1)；基準電位端子(GND)，其被施加成為電路的基準電位的電壓；外部電壓端子(VB)，其與輸出級的電源電壓端子連接，能夠從外部施加成為所述輸出級的工作電壓的電源電壓(VDD2)；以及輸出端子(OUT)，其用于輸出輸出級生成的信號。

技術領域

本發明涉及復位用半導體集成電路(以下，稱為復位用IC)以及使用該復位用IC的電路系統，該復位用IC監視微型計算機、內置有微型計算機的SoC(系統級芯片)、系統LSI或者進行圖像處理或各種運算的處理器那樣的具有復位輸入端子的LSI(大規模半導體集成電路)的電源電壓來生成并輸出復位信號。

背景技術

當在微型計算機或具備微型計算機的電路系統(以下，簡稱為系統)進行動作的過程中電源電壓降低時，系統會產生誤動作或者失控，因此需要復位電路，該復位電路監視電源電壓在電源電壓降低到預定電平以下時，生成對微型計算機施加復位的復位信號。另外，提供一種將用于生成該復位信號的電路形成為1個半導體集成電路的復位用IC。

目前，作為通過CMOS工藝形成的復位用IC中的輸出電路的形式，存在漏極開路輸出和使用了CMOS逆變器的CMOS輸出。

另外，為了防止在電源電壓上升時剛接通電源后的系統的誤動作，在復位用IC中，為了在電源電壓充分上升后解除復位而設置了延遲電路。目前，作為與復位用IC相關的發明，例如有專利文獻1、2中記載的發明。

其中，專利文獻1公開了作為輸出電路的形式采用了CMOS輸出的復位裝置(IC)。另外，專利文獻2公開了在內置有延遲電路的復位用IC中，能夠使用計數器電路來變更延遲時間的發明。

在圖6的(A)中示出使用了輸出電路形式為漏極開路輸出的復位用IC的電壓監視系統中的復位信號的接口結構，另外，在圖6(B)中示出使用了輸出電路形式為CMOS輸出的復位用IC的電壓監視系統中的復位信號的接口結構。

其中，在圖6(A)的漏極開路輸出中，例如在微型計算機等設備是通過CPU核心用電源電壓V1和I/O用電源電壓V2這2個電源進行動作的LSI時，通過將上拉電阻Rp與I/O用電源電壓V2連接，能夠將從復位用IC的輸出端子OUT輸出的復位信號RES的電平作為適合于微型計算機等設備的接口(I/O)的信號而輸入。

但是，在圖6(A)那樣的結構中，在電源電壓V1下降而低于預定的電平從而輸出端子OUT成為低電平的狀態下，在電源電壓V2與成為低電平的輸出端子OUT之間的上拉電阻Rp中流過暗電流，在以電池為電源的系統中存在使電池使用時間變短的課題。關于上拉電阻Rp，由于驅動后級設備的輸入阻抗，當驅動電流小時輸入信號的上升變慢，因此無法一概地設為高電阻。

另一方面，在圖6(B)的CMOS輸出的情況下，雖然不會流過暗電流，但是存在以下課題：成為電壓監視對象的設備被限制為通過單一電源進行動作的設備。

專利文獻1：日本特開2008-118381號公報

專利文獻2：日本特開2010-268258號公報

專利文獻3：日本特開2006-215454號公報

專利文獻4：日本特開2011-124657號公報

發明內容