[發明專利]用于三維存儲器件的貫穿陣列觸點（TAC）

在審

• 申請號: 202210166774.6
• 申請日: 2018-05-03
• 公開（公告）號: CN114551463A
• 公開（公告）日: 2022-05-27
• 發明（設計）人: 陶謙;胡禺石;呂震宇;肖莉紅;戴曉望;周玉婷;湯召輝;郭美瀾;唐志武;魏勤香;徐前兵;劉沙沙;孫堅華;王恩博
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L27/11565
• 分類號: H01L27/11565;H01L27/1157;H01L27/11573;H01L27/11575;H01L27/11578;H01L27/11582;H01L21/768;H01L23/48;H01L23/522
• 代理公司: 北京永新同創知識產權代理有限公司 11376
• 代理人: 劉健;張殿慧

公開了三維(3D)存儲器件的互連結構和形成互連結構的方法的實施例。在示例中，3D NAND存儲器件包括半導體襯底、設置于半導體襯底上的交替堆疊層、以及在襯底的隔離區域上的垂直延伸通過交替堆疊層的電介質結構。此外，交替堆疊層鄰接電介質結構的側壁表面，并且電介質結構由電介質材料形成。3D存儲器件額外包括垂直延伸通過電介質結構和隔離區域的一個或多個貫穿陣列觸點，以及垂直延伸通過交替堆疊層的一個或多個溝道結構。

技術領域

本公開總體上涉及半導體技術領域，并且更具體而言涉及三維(3D)存儲器件的溝道孔插塞結構及其形成方法。

背景技術

平面存儲單元已經通過電路設計、制造集成和制造工藝的改進而從一代技術到下一代技術連續縮放。然而，隨著存儲單元的特征尺寸連續縮小，平面存儲單元的密度增大。結果，制造技術可能變得困難且成本高。

三維(3D)存儲器架構(例如，彼此堆疊的平面存儲單元)能夠解決平面存儲單元的密度限制。3D存儲器架構包括存儲陣列和用于控制到和來自存儲陣列的信號的外圍器件。

發明內容

本文公開了3D存儲器及其制造方法的實施例。

根據本公開的一些實施例，3D NAND存儲器件包括具有階梯結構的交替堆疊層以及由交替堆疊層圍繞的一個或多個電介質結構。交替堆疊層可以包括交替的導體和電介質層的堆疊層，并且電介質結構可以包括單個電介質層。存儲器件還包括垂直延伸通過交替的導體/電介質堆疊層的多個垂直結構，以及垂直延伸通過電介質結構的多個垂直結構。例如而非限制，垂直延伸通過交替的導體/電介質堆疊層的垂直結構可以包括“溝道”結構和“縫隙”結構。垂直延伸通過電介質結構的垂直結構可以包括貫穿陣列接觸結構，在本文稱為“貫穿陣列觸點”(“TAC”結構或“TAC”)。

3D NAND存儲器件的額外元件可以包括設置于每個溝道結構上的刻蝕停止層、以及具有多個第一觸點的第一接觸層。例如，第一觸點中的每一個可以被形成為物理連接到來自階梯結構中的每個交替的導體/電介質堆疊層的相應導體層、溝道結構的相應刻蝕停止層以及相應縫隙結構。

在一些實施例中，刻蝕停止層包括多晶硅(例如，多晶硅或“poly”)、鈦(Ti)、氮化鈦(TiN)、鎢(W)或其組合。此外，多個導體/電介質層對中的每個可以包括金屬和氧化硅(SiO₂)層。前述材料為示例性的而非限制性的。這樣一來，可以使用其它適當的材料。

在一些實施例中，存儲器件包括垂直延伸通過交替的導體/電介質堆疊層的虛設(例如，電氣上沒有功能)溝道結構。

在一些實施例中，存儲器件包括第一接觸層之上的第二接觸層和第二接觸層之上的第三接觸層。第二和第三接觸層包括相應的第二和第三觸點。第三接觸層的一些觸點經由相應的第二和第一觸點電連接到來自階梯結構中的交替的導體/電介質堆疊層的導體層，并電連接到溝道和縫隙結構。在一些實施例中，第二和第三接觸層形成用于3D NAND存儲器件的互連網絡。互連網絡可以用于在3D NAND存儲器件的各種部件之間傳輸電信號。

根據本公開的一些實施例，本文公開了用于形成3D NAND存儲器件的方法。例如，可以在襯底之上形成交替電介質堆疊層。交替電介質堆疊層可以包括多個電介質層對，其中，每一對包括第一電介質層和與第一電介質層不同的第二電介質層。第一階梯結構可以接下來形成在交替電介質堆疊層中。接下來，形成溝道結構和電介質結構，二者均垂直延伸通過交替電介質堆疊層。