[發明專利]模擬框架

在審

• 申請號: 202210160198.4
• 申請日: 2022-02-22
• 公開（公告）號: CN114970407A
• 公開（公告）日: 2022-08-30
• 發明（設計）人: L·巴拉蘇布拉馬尼亞恩;V·拉馬克里希南
• 申請（專利權）人: 德州儀器公司
• 主分類號: G06F30/327
• 分類號: G06F30/327;G06F30/3308
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 林斯凱

一種方法包括：創建具有多個電子組件(102?127)的電子模塊設計；及定義所述多個電子組件的子集(102?109、111、114、117?123)的功能行為模型，所述多個電子組件的所述子集不包含第一電子組件(110、112?113、115、124?127)。基于第一模板(800)，在經用戶定義功能設計意圖文件中定義所述第一電子組件(110、112?113、115、124?127)的功能行為，并且基于第二模板，在經用戶定義功率設計意圖文件中定義所述第一電子組件的功率行為。基于所述功能行為模型并基于所述第一電子組件(110、112?113、115、124?127)的所述功能行為及所述功率行為而生成模擬文件。運行所述模擬文件以模擬所述電子模塊設計的操作。響應于運行所述模擬文件而確定所述電子模塊設計的性能狀態。

相關申請案的交叉參考

本申請案特此主張于2021年2月24日提出申請的美國臨時專利申請案第63/153,060號及于2020年8月13日提出申請的印度臨時專利申請案第202041034780號的權益及優先權，所述兩個專利申請案的標題均為“通用可擴展低功率模擬框架(GENERIC SCALABLELOW POWER SIMULATION FRAMEWORK)”，并且所述專利申請案特此以全文引用方式并入。

背景技術

在電子設計中，半導體知識產權(“IP”)核(通常稱為“IP核”或“IP塊”)是指邏輯、胞元或集成電路(通常稱為“芯片”)布局及設計的可重復使用單元。半導體知識產權核之所以得名，是因為它可能指的是特定方的合法知識產權信息。在本公開的上下文中，IP將指代與芯片或芯片上系統(“SoC”)的設計規范相關聯的邏輯及/或元數據。現代電路設計通常涉及電子設計自動化(EDA)工具以模擬并檢驗電路塊操作及互連。第三方EDA工具供應商提供例如生成模擬文件等服務，包含用于模擬電路塊操作及互連檢驗的可執行模擬器軟件。

當可能時，EDA工具模擬文件的生成可使用來自標準程序庫的經預驗證胞元及/或來自硬件描述語言(HDL)標準的標準原函數來模擬由經預驗證胞元或HDL原函數描述的芯片設計的胞元或組件。舉例來說，芯片設計中根據長期建立的規則運行的邏輯門可通過使用對應經預驗證胞元或HDL原函數來模擬。然而，當芯片設計涉及利用運行起來不同于標準程序庫中的任何經預驗證胞元或HDL原函數的經特定設計胞元的IP核時，胞元的功能性及性能可與EDA工具供應商共享，以將新性能并入到所提供的模擬文件包中。

與EDA工具供應商合作以獲取模擬文件包可能也很耗時。通常，從請求到接收模擬文件包的運轉時間會導致芯片設計及制造的延遲，從而降低在本領域中的競爭優勢。此外，當在IP核的設計中進行改變并期望對改變進行模擬時，改變被發送到EDA工具供應商，以用于創建新模擬文件包，這可能進一步延遲了設計項目。

發明內容

根據一個方面，一種方法包括：創建具有多個電子組件的電子模塊設計；及基于所述電子模塊設計而定義所述多個電子組件的子集的功能行為模型，所述多個電子組件的所述子集不包含所述多個電子組件的第一電子組件。基于第一模板，在經用戶定義功能設計意圖文件中定義所述第一電子組件的功能行為，并且基于第二模板，在經用戶定義功率設計意圖文件中定義所述第一電子組件的功率行為。基于所述功能行為模型并基于所述第一電子組件的所述功能行為及所述功率行為而生成模擬文件。運行所述模擬文件以模擬所述電子模塊設計的操作。響應于運行所述模擬文件而確定所述電子模塊設計的性能狀態。