[發明專利]面向類腦計算芯片的自學習實現系統

有效

• 申請號: 202210146722.2
• 申請日: 2022-02-17
• 公開（公告）號: CN114202068B
• 公開（公告）日: 2022-06-28
• 發明（設計）人: 馬德;李一濤;金孝飛;孫世春;陸啟明;潘綱
• 申請（專利權）人: 浙江大學
• 主分類號: G06N3/063
• 分類號: G06N3/063;G06N3/08
• 代理公司: 杭州天勤知識產權代理有限公司 33224
• 代理人: 曹兆霞

本發明公開了一種面向類腦計算芯片的自學習實現系統，包括支持神經擬態計算且能針對類腦計算芯片的局部神經元信息進行自學習的多個學習節點，每個學習節點包括：神經擬態計算模塊，用于根據輸入的前脈沖序列對神經元進行膜電位累加，并判斷是否產生脈沖，將產生的后脈沖序列輸出到目標學習節點；指令編碼學習模塊，用于根據參數可配置的公式化學習規則生成數據管理指令和權重更新指令，并分別實現學習信息存儲模塊中脈沖序列的管理和神經元連接權重的更新；學習信息存儲模塊，用于采用參數可配置的多階脈沖濾波器對脈沖序列壓縮疊加后進行存儲空間共享的存儲，還用于根據脈沖類型為壓縮后的脈沖序列建立多索引。

技術領域

本發明屬于神經擬態類腦計算技術領域，具體涉及一種面向類腦計算芯片的自學習實現系統。

背景技術

隨著馮諾依曼體系架構計算機“內存墻”與“功耗墻”效應日趨嚴重，學術界和工業界都在不斷探索新型計算模式。隨著生物科學的不斷進步特別是腦科學的發展，科學家們發現人腦是一部能效極高的計算機，且具備馮諾依曼計算體系架構不可比擬的特征與優勢。因此，構建類腦計算機去模擬大腦神經網絡的結構與運行機制，被認為是解決后摩爾時代馮諾依曼架構所面臨挑戰的重要路徑之一。

目前業界已經推出多款模仿大腦的神經擬態類腦計算芯片（簡稱向類腦計算芯片），比如IBM的TrueNorth、Intel的Loihi、清華的Tianjic、浙大的Darwin等，但是支持自學習功能的并不多，比較成熟的只有Loihi，也存在不足。

自學習是神經擬態類腦計算芯片區別于傳統人工智能芯片的主要特點之一，目前學習算法還在不斷的演進完善中，在神經擬態類腦計算芯片上實現自學還仍存在許多挑戰，主要有以下兩方面：

首先是時間空間信息記錄難，類腦計算芯片的學習依賴于突觸前信息和突觸后信息，即神經元收到的脈沖序列信息和發出的脈沖序列信息。不同于傳統神經元網絡只有空間維度的信息，脈沖網絡的學習還需要考慮時間維度的信息。比如脈沖時間依賴的可塑性(STDP)是一種目前已知的常用的大腦學習模型，其基于突觸前后發放脈沖時間相關性進行學習，但STDP學習規則所需信息的時間和空間跨度較大，如果對一定時間窗口內的脈沖序列進行完整的記錄，將會占用大量的存儲器資源，因此必須有一種機制能夠將神經元發出和收到的脈沖序列進行壓縮并記錄。

其次是學習規則多樣化，目前面向神經擬態類腦計算的學習算法還不夠成熟，神經科學家提出了多種新的大腦學習模型或者基于STDP的變種模型，且大腦的學習模型還在不斷的演進完善中，新的模型還在涌現。因此需要有一種靈活可變的學習規則實現機制，以適應不同的學習模型。

此外，由于神經擬態類腦計算高度并行的特點，神經擬態類腦計算芯片往往采用分布式實現，各神經元間的通信難度將會變大。因此需要一種基于局部信息進行學習的方式。

發明內容

鑒于上述，本發明的目的是提供一種面向類腦計算芯片的自學習實現系統，在減少存儲資源的同時，支持面向類腦計算芯片的在線自學習。

為實現上述發明目的，本發明提供的技術方案為：

一種面向類腦計算芯片的自學習實現系統，包括支持神經擬態計算且能針對類腦計算芯片的局部神經元信息進行自學習的多個學習節點，每個學習節點包括：

神經擬態計算模塊，用于根據輸入的前脈沖序列對神經元進行膜電位累加，并判斷是否產生脈沖，將產生的后脈沖序列輸出到目標學習節點；

指令編碼學習模塊，用于根據參數可配置的公式化學習規則生成數據管理指令和權重更新指令，依據數據管理指令和權重更新指令分別實現學習信息存儲模塊中脈沖序列的管理和神經元連接權重的更新；

學習信息存儲模塊，用于采用參數可配置的多階脈沖濾波器對脈沖序列壓縮疊加后進行存儲空間的共享存儲，還用于根據脈沖類型為壓縮后的脈沖序列建立多索引；

其中，脈沖序列包括前脈沖序列、后脈沖序列、獎勵脈沖序列。