[發(fā)明專利]遮蔽處理器的核的功率狀態(tài)

在審

• 申請(qǐng)?zhí)枺?/td>: 202210144973.7
• 申請(qǐng)日: 2016-06-14
• 公開（公告）號(hào): CN114489306A
• 公開（公告）日: 2022-05-13
• 發(fā)明（設(shè)計(jì)）人: A·詹德勒;L·諾瓦克夫斯基;K·V·西斯特拉;V·加格;D·穆拉;A·V·喬保爾;E·G·哈爾諾爾;K·C·威爾
• 申請(qǐng)（專利權(quán)）人: 英特爾公司
• 主分類號(hào): G06F1/3203
• 分類號(hào): G06F1/3203;G06F1/3237;G06F1/324;G06F1/329;G06F1/3293;G06F9/38;G06F12/0831;G06F15/78
• 代理公司: 上海專利商標(biāo)事務(wù)所有限公司 31100
• 代理人: 陳依心;黃嵩泉

1.一種處理器，包括：

核，所述核用于執(zhí)行指令；以及

核周邊邏輯，所述核周邊邏輯被耦合到所述核，所述核周邊邏輯包括：

具有第一存儲(chǔ)的結(jié)構(gòu)接口邏輯，所述第一存儲(chǔ)用于在所述核處于低功率狀態(tài)時(shí)存儲(chǔ)所述核的狀態(tài)信息，

其中所述核周邊邏輯用于使在所述核與非核之間耦合的管芯間互連在所述核進(jìn)入低功率狀態(tài)期間能被維持在活躍狀態(tài)，并且

其中所述結(jié)構(gòu)接口邏輯包括監(jiān)聽邏輯，所述監(jiān)聽邏輯用于在所述核處于所述低功率狀態(tài)時(shí)從請(qǐng)求方接收監(jiān)聽請(qǐng)求，并在所述核將保持在所述低功率狀態(tài)時(shí)將監(jiān)聽響應(yīng)發(fā)送給所述請(qǐng)求方。

2.如權(quán)利要求1所述的處理器，其特征在于，所述核周邊邏輯用于使所述核的功率狀態(tài)能對(duì)所述非核透明，以使所述非核能在所述核進(jìn)入所述低功率狀態(tài)的進(jìn)入流程期間維持多個(gè)待決事務(wù)，而不排空所述多個(gè)待決事務(wù)。

3.如權(quán)利要求1或2所述的處理器，其特征在于，所述核周邊邏輯進(jìn)一步包括邊帶事件邏輯，所述邊帶事件邏輯用于接收并存儲(chǔ)經(jīng)由被耦合到所述核周邊邏輯的邊帶互連而接收的一個(gè)或多個(gè)邊帶事件，所述邊帶事件邏輯用于向功率控制器通知關(guān)于所述一個(gè)或多個(gè)邊帶事件的接收，以使所述功率控制器能確定是否要使所述核退出所述低功率狀態(tài)來處理所述一個(gè)或多個(gè)邊帶事件中的至少一個(gè)。

4.如權(quán)利要求1至3中任一項(xiàng)所述的處理器，其特征在于，所述核進(jìn)一步包括報(bào)告寄存器，所述報(bào)告寄存器用于存儲(chǔ)在所述核退出所述低功率狀態(tài)之后、在恢復(fù)來自所述核的存儲(chǔ)器的保持部分的狀態(tài)信息期間的與不可糾正的錯(cuò)誤的發(fā)生相關(guān)聯(lián)的錯(cuò)誤信息。

5.如權(quán)利要求4所述的處理器，其特征在于，所述核將執(zhí)行微代碼來將來自所述報(bào)告寄存器的所述錯(cuò)誤信息寫入到機(jī)器校驗(yàn)架構(gòu)存儲(chǔ)，以使機(jī)器校驗(yàn)架構(gòu)錯(cuò)誤能被提出。

6.如權(quán)利要求1至5中任一項(xiàng)所述的處理器，其特征在于，所述核是用于執(zhí)行指令的多個(gè)核中的一個(gè)核。

7.如權(quán)利要求1至6中任一項(xiàng)所述的處理器，進(jìn)一步包括：

監(jiān)測(cè)器邏輯，所述監(jiān)測(cè)器邏輯用于在所述核處于低功率狀態(tài)時(shí)監(jiān)測(cè)一個(gè)或多個(gè)被監(jiān)測(cè)位置以對(duì)存儲(chǔ)在其中的值進(jìn)行更新，其中在此類更新后，所述結(jié)構(gòu)接口邏輯用于將喚醒請(qǐng)求傳達(dá)到所述核。

8.如權(quán)利要求1至7中任一項(xiàng)所述的處理器，其特征在于，所述結(jié)構(gòu)接口邏輯處于第一功率域，在所述核處于所述低功率狀態(tài)時(shí)所述第一功率域被提供功率和時(shí)鐘信號(hào)。

9.如權(quán)利要求8所述的處理器，其特征在于，所述核處于第二功率域，所述處理器進(jìn)一步包括：

功率控制單元，所述功率控制單元用于獨(dú)立地控制所述第一功率域和所述第二功率域的功率。

10.一種處理器中的方法，包括：

在所述處理器的核處于低功率狀態(tài)時(shí)，將所述核的狀態(tài)信息存儲(chǔ)在所述處理器的核周邊邏輯的結(jié)構(gòu)接口邏輯的第一存儲(chǔ)中；

由所述核周邊邏輯使在所述核與非核之間耦合的管芯間互連在所述核進(jìn)入低功率狀態(tài)期間能被維持在活躍狀態(tài)；以及

由所述結(jié)構(gòu)接口邏輯的監(jiān)聽邏輯在所述核處于所述低功率狀態(tài)時(shí)從請(qǐng)求方接收監(jiān)聽請(qǐng)求，并且由所述監(jiān)聽邏輯在所述核將保持在所述低功率狀態(tài)時(shí)將監(jiān)聽響應(yīng)發(fā)送給所述請(qǐng)求方。

11.如權(quán)利要求10所述的方法，進(jìn)一步包括：

由所述核周邊邏輯使所述核的功率狀態(tài)能對(duì)所述非核透明；以及

由所述核周邊邏輯使所述非核能在所述核進(jìn)入所述低功率狀態(tài)的進(jìn)入流程期間維持多個(gè)待決事務(wù)，而不排空所述多個(gè)待決事務(wù)。