[發明專利]包括晶體管的半導體器件及其制造方法

在審

• 申請號: 202210141907.4
• 申請日: 2022-02-16
• 公開（公告）號: CN115206966A
• 公開（公告）日: 2022-10-18
• 發明（設計）人: 尹榮廣
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L21/8238;H01L21/265;H01L29/10;H01L29/423
• 代理公司: 北京弘權知識產權代理有限公司 11363
• 代理人: 王建國;許偉群

1.一種半導體器件，包括：

第一疊置結構，所述第一疊置結構包括在豎直方向上疊置的第一下電介質層、第一水平柵極結構和第一上電介質層；

第二疊置結構，所述第二疊置結構包括在豎直方向上疊置的第二下電介質層、第二水平柵極結構和第二上電介質層，并且所述第二疊置結構具有面對所述第一疊置結構的第一側面的第一側面；

第一溝道層，所述第一溝道層被形成在所述第一疊置結構的所述第一側面上；

第二溝道層，所述第二溝道層被形成在所述第二疊置結構的所述第一側面上；

下電極層，所述下電極層共同地耦接至所述第一疊置結構與所述第二疊置結構之間的所述第一溝道層的下端部和所述第二溝道層的下端部；

第一上電極層，所述第一上電極層耦接至所述第一溝道層的上端部；以及

第二上電極層，所述第二上電極層耦接至所述第二溝道層的上端部。

2.如權利要求1所述的半導體器件，其中，所述第一溝道層包括第一導電類型的雜質，以及

所述第二溝道層包括與所述第一導電類型不同的第二導電類型的雜質。

3.如權利要求1所述的半導體器件，其中，所述第一溝道層和所述第二溝道層包括相同導電類型的雜質。

4.如權利要求1所述的半導體器件，其中，所述第一溝道層包括第一摻雜層和在所述第一摻雜層之上的第一附加摻雜層，并且所述第一附加摻雜層的雜質的濃度大于所述第一摻雜層的雜質的濃度，以及

所述第二溝道層包括第二摻雜層以及在所述第二摻雜層之上的第二附加摻雜層，并且所述第二附加摻雜層的雜質的濃度大于所述第二摻雜層的雜質的濃度。

5.如權利要求4所述的半導體器件，其中，所述第一上電極層與所述第一附加摻雜層接觸，以及

所述第二上電極層與所述第二附加摻雜層接觸。

6.如權利要求1所述的半導體器件，還包括：

電介質層，所述電介質層具有位于比所述第一溝道層的上表面和所述第二溝道層的上表面低的高度處的上表面，并且填充所述第一溝道層與所述第二溝道層之間的空間，以及

其中，所述第一上電極層包圍所述第一溝道層的從所述電介質層突出的一部分側面以及其上表面，以及

所述第二上電極層包圍所述第二溝道層的從所述電介質層突出的一部分側面以及其上表面。

7.如權利要求1所述的半導體器件，其中，所述下電極層的上表面位于等于或低于所述第一下電介質層的上表面和所述第二下電介質層的上表面的高度處。

8.如權利要求1所述的半導體器件，還包括：

第一豎直柵極結構，所述第一豎直柵極結構在所述豎直方向上延伸，并且耦接至所述第一疊置結構的第二側面上的所述第一水平柵極結構；以及

第二豎直柵極結構，所述第二豎直柵極結構在所述豎直方向上延伸，并且耦接至所述第二疊置結構的第二側面上的所述第二水平柵極結構。

9.如權利要求1所述的半導體器件，其中，所述第一水平柵極結構包括：第一柵電極層；以及第一柵極電介質層，所述第一柵極電介質層包圍所述第一柵電極層的上表面、下表面和側面，所述第一柵電極層的所述側面面對所述第一疊置結構的所述第一側面，以及

所述第二水平柵極結構包括：第二柵電極層；以及第二柵極電介質層，所述第二柵極電介質層包圍所述第二柵電極層的上表面、下表面和側面，所述第二柵電極層的所述側面面對所述第二疊置結構的所述第一側面。