[發明專利]鐵電存儲器單元、其制備方法及鐵電存儲器的布局結構

有效

• 申請號: 202210135470.3
• 申請日: 2022-02-15
• 公開（公告）號: CN114203708B
• 公開（公告）日: 2022-04-19
• 發明（設計）人: 于紹欣
• 申請（專利權）人: 廣州粵芯半導體技術有限公司
• 主分類號: H01L27/11507
• 分類號: H01L27/11507;H01L27/11509
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 羅泳文

本發明提供一種鐵電存儲器單元、其制備方法及鐵電存儲器的布局結構，鐵電存儲器單元包括：選擇晶體管，包括基底，位于基底上的柵極結構和位于柵極結構兩側的基底中的源區和漏區；溝槽型鐵電電容，包括設置于漏區中的溝槽、形成于溝槽底部和側壁下極板，形成于下極板表面的鐵電電容介質層、以及位于鐵電電容介質層上表面的上極板。本發明的鐵電存儲器單元，可以在鐵電存儲器單元縮小的情況下解決電容面積不足的問題，使電容容量擴大2?4倍，極大提升單元存儲性能。本發明可使寄生電容和互聯電阻減小，提升鐵電存儲器單元性能。

技術領域

本發明屬于半導體存儲設計及制造領域，特別是涉及一種鐵電存儲器單元、其制備方法及鐵電存儲器的布局結構。

背景技術

目前主流的1T-1C鐵電存儲器單元中，主要的關鍵技術是提升電容C。傳統的堆疊式鐵電存儲單元采用的是金屬之間的平板電容，這樣微縮的平板電容結構電容值會隨面積縮小而減小，因此隨著集成電路沿著摩爾定律微縮，會遇到電容無法縮小的問題， 進一步，過小的電容能夠存儲的電荷有限，使存儲單元在實際工作中的性能下降甚至讀取困難。

應該注意，上面對技術背景的介紹只是為了方便對本申請的技術方案進行清楚、完整的說明，并方便本領域技術人員的理解而闡述的。不能僅僅因為這些方案在本申請的背景技術部分進行了闡述而認為上述技術方案為本領域技術人員所公知。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種鐵電存儲器單元、其制備方法及鐵電存儲器的布局結構，用于解決現有技術中電容過小而導致存儲電荷有限的問題。

為實現上述目的及其他相關目的，本發明提供一種鐵電存儲器單元，所述鐵電存儲器單元包括：選擇晶體管，包括基底，位于所述基底上的柵極結構和位于所述柵極結構兩側的基底中的源區和漏區；溝槽型鐵電電容，包括設置于所述漏區中的溝槽、形成于所述溝槽底部和側壁下極板，形成于所述下極板表面的鐵電電容介質層、以及位于鐵電電容介質層上表面的上極板。

可選地，所述選擇晶體管漏區表面包含有合金結，所述合金結由金屬層與所述基底合金化形成，所述合金結與所述溝槽型鐵電電容的下極板連接。

可選地，所述漏區內部還形成有深摻雜區，所述深摻雜區包圍于所述溝槽型鐵電電容的底部與部分側壁區域，所述深摻雜區的摻雜類型與所述漏區的摻雜類型相同，所述深摻雜區的離子摻雜濃度大于所述漏區的離子摻雜濃度。

可選地，所述深摻雜區的摻雜濃度比所述漏區的摻雜濃度大1E14~5E15 atom/cm³。

可選地，所述溝槽的寬度介于0.18微米~0.3微米，深度介于4000埃米~1微米，所述溝槽的側壁傾角介于70度~90度。

可選地，所述溝槽型鐵電電容的下極板包括合金結，所述合金結由金屬層與所述基底合金化形成，所述溝槽型鐵電電容的上極板填滿所述溝槽，所述上極板的材料包括種子層和金屬鎢。

可選地，所述上極板上連接有板線接觸，所述板線接觸的一端嵌入于所述上極板中，嵌入的深度介于200埃米~1000埃米。

可選地，所述鐵電電容介質層包括鋯摻雜的氧化鉿層，其中，鋯、鉿和氧的摻雜比例為0.4~0.6:0.4~0.6:2，所述鋯摻雜的氧化鉿層的厚度介于6納米~10納米。

本發明還提供一種鐵電存儲器的布局結構，所述布局結構包括：多個如上任意一項方案所述的鐵電存儲器單元，其中：沿第一方向排布的相鄰兩個所述鐵電存儲器單元共用一源區，且所述源區沿第一方向相連形成所述鐵電存儲器的位線BL；沿第二方向間隔排布的多個鐵電存儲器單元的所述選擇晶體管的柵極結構沿第二方向相連作為所述鐵電存儲器的字線WL；沿第二方向間隔排布的多個鐵電存儲器單元的所述溝槽型鐵電電容的上極板沿第二方向相連作為所述鐵電存儲器的板線PL。