[發(fā)明專利]一種國密SM4分組密碼算法的加密優(yōu)化方法及裝置

在審

• 申請?zhí)枺?/td>: 202210134014.7
• 申請日: 2022-02-14
• 公開（公告）號: CN114553397A
• 公開（公告）日: 2022-05-27
• 發(fā)明（設(shè)計(jì)）人: 王美琴;孫宇陽;劉群;張際福
• 申請（專利權(quán)）人: 山東大學(xué)
• 主分類號: H04L9/06
• 分類號: H04L9/06
• 代理公司: 濟(jì)南圣達(dá)知識產(chǎn)權(quán)代理有限公司 37221
• 代理人: 李琳

1.一種國密SM4分組密碼算法的加密優(yōu)化方法，其特征是，包括以下步驟：

每一輪加密過程中，對輪函數(shù)進(jìn)行以下優(yōu)化：

復(fù)用AES的S盒中的非線性變換部分作為SM4算法的S盒的非線性變換部分；

將非線性變換之前的仿射變換和線性變換合成一個(gè)仿射變換，將非線性變換之后的線性變換和仿射變換合成一個(gè)仿射變換；

通過啟發(fā)式算法減少兩個(gè)新的仿射變換所需的異或門個(gè)數(shù)；

將線性層部分轉(zhuǎn)換為矩陣，并通過啟發(fā)式算法減少門電路所需異或門個(gè)數(shù)。

2.如權(quán)利要求1所述的一種國密SM4分組密碼算法的加密優(yōu)化方法，其特征是，還包括利用ABY庫作為姚氏亂碼電路實(shí)現(xiàn)的平臺，利用亂碼行縮減技術(shù)、FreeXOR技術(shù)或半門技術(shù)對姚氏亂碼電路進(jìn)行優(yōu)化的步驟。

3.如權(quán)利要求2所述的一種國密SM4分組密碼算法的加密優(yōu)化方法，其特征是，所述步驟與每一輪加密過程中，對輪函數(shù)進(jìn)行的優(yōu)化步驟并行。

4.如權(quán)利要求1所述的一種國密SM4分組密碼算法的加密優(yōu)化方法，其特征是，復(fù)用AES的S盒中的非線性變換部分作為SM4算法的S盒的非線性變換部分的具體過程包括：先對SM4算法的S盒的輸入進(jìn)行仿射變換，然后進(jìn)入AES算法的S盒，再對AES算法的S盒的輸出進(jìn)行仿射變換，得到SM4算法的S盒的輸出。

5.如權(quán)利要求1所述的一種國密SM4分組密碼算法的加密優(yōu)化方法，其特征是，對于AES算法的S盒，將求逆部分分解成一個(gè)頂層線性變換、非線性變換和一個(gè)底層線性變換的組合。

6.如權(quán)利要求1所述的一種國密SM4分組密碼算法的加密優(yōu)化方法，其特征是，將線性層部分轉(zhuǎn)換為矩陣的具體過程包括，將線性變換用矩陣表示，使用啟發(fā)式的貪心算法，找到減少異或門數(shù)量以實(shí)現(xiàn)線性變換的電路。

7.一種國密SM4分組密碼算法的加密優(yōu)化裝置，其特征是，包括：

非線性層優(yōu)化模塊，被配置為復(fù)用AES的S盒中的非線性變換部分作為SM4算法的S盒的非線性變換部分；將非線性變換之前的仿射變換和線性變換合成一個(gè)仿射變換，將非線性變換之后的線性變換和仿射變換合成一個(gè)仿射變換；通過啟發(fā)式算法減少兩個(gè)新的仿射變換所需的異或門個(gè)數(shù)；

線性層優(yōu)化模塊，被配置為將線性層部分轉(zhuǎn)換為矩陣，并通過啟發(fā)式算法減少門電路所需異或門個(gè)數(shù)。

8.如權(quán)利要求7所述的一種國密SM4分組密碼算法的加密優(yōu)化裝置，其特征是，還包括姚氏亂碼電路優(yōu)化模塊，被配置為利用ABY庫作為姚氏亂碼電路實(shí)現(xiàn)的平臺，利用亂碼行縮減技術(shù)、FreeXOR技術(shù)或半門技術(shù)對姚氏亂碼電路進(jìn)行優(yōu)化。

9.一種電子設(shè)備，其特征是，包括存儲(chǔ)器和處理器以及存儲(chǔ)在存儲(chǔ)器上并在處理器上運(yùn)行的計(jì)算機(jī)指令，所述計(jì)算機(jī)指令被處理器運(yùn)行時(shí)，完成權(quán)利要求1-6中任一項(xiàng)所述的方法中的步驟。

10.一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其特征是，用于存儲(chǔ)計(jì)算機(jī)指令，所述計(jì)算機(jī)指令被處理器執(zhí)行時(shí)，完成權(quán)利要求1-6中任一項(xiàng)所述的方法中的步驟。