[發(fā)明專利]用于半導(dǎo)體裝置性能增益的無(wú)氟界面在審
| 申請(qǐng)?zhí)枺?/td> | 202210131746.0 | 申請(qǐng)日: | 2022-02-14 |
| 公開(公告)號(hào): | CN114927419A | 公開(公告)日: | 2022-08-19 |
| 發(fā)明(設(shè)計(jì))人: | 蔡宇庭;程仲良;羅浤珉;林群智;倪其聰 | 申請(qǐng)(專利權(quán))人: | 臺(tái)灣積體電路制造股份有限公司 |
| 主分類號(hào): | H01L21/324 | 分類號(hào): | H01L21/324;H01L21/67;H01L29/78 |
| 代理公司: | 北京律盟知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11287 | 代理人: | 李春秀 |
| 地址: | 中國(guó)臺(tái)灣新竹市*** | 國(guó)省代碼: | 臺(tái)灣;71 |
| 權(quán)利要求書: | 查看更多 | 說(shuō)明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 用于 半導(dǎo)體 裝置 性能 增益 界面 | ||
1.一種半導(dǎo)體裝置的制造方法,所述方法包括:
去除經(jīng)形成在所述半導(dǎo)體裝置的金屬柵極和外延源極/漏極上的溝槽的側(cè)壁和底部的氧化層,
其中去除所述氧化層使得所述金屬柵極上形成氟殘留層;
去除經(jīng)形成在所述金屬柵極上的所述氟殘留層;
在所述溝槽的所述側(cè)壁和所述底部上形成鈦或氮化鈦層,使得在所述外延源極/漏極上形成硅化物層;
在所述溝槽中和經(jīng)形成在所述溝槽的所述底部上的所述鈦或氮化鈦層的頂部上形成金屬層,
其中所述金屬層在所述金屬柵極上方建立多晶硅上金屬M(fèi)P層并在所述外延源極/漏極上方建立操作區(qū)域上金屬M(fèi)D層;
在所述MP層和所述MD層上形成介電層;
去除所述介電層的部分以在所述MP層上的所述介電層中建立第一通孔并且在所述MD層上的所述介電層中建立第二通孔;
用材料填充所述第一通孔以在所述MP層上形成第一填充通孔;及
用所述材料填充所述第二通孔以在所述MD層上形成第二填充通孔。
2.根據(jù)權(quán)利要求1所述的方法,其中去除所述氟殘留層包括:
用原位高溫除氣腔室處理所述半導(dǎo)體裝置,去除由于所述原位高溫除氣腔室使用的真空而經(jīng)形成在所述金屬柵極上的所述氟殘留層。
3.根據(jù)權(quán)利要求1所述的方法,其中所述溝槽包括經(jīng)形成在所述金屬柵極上的第一溝槽和經(jīng)形成在所述外延源極/漏極上的第二溝槽,
其中所述第一溝槽和所述第二溝槽各自包括:
從大約22納米到大約24納米的范圍內(nèi)的寬度,及
從大約2到大約4的范圍內(nèi)的長(zhǎng)寬比。
4.根據(jù)權(quán)利要求1所述的方法,其中所述第一通孔和所述第二通孔各自包括:
從大約14納米到大約22納米的范圍內(nèi)的寬度,及
從大約1到大約2的范圍內(nèi)的長(zhǎng)寬比。
5.根據(jù)權(quán)利要求1所述的方法,其中所述鈦或氮化鈦層包括以下之一:
當(dāng)所述鈦或氮化鈦層僅包括鈦時(shí),厚度的范圍從大約80埃到大約200埃,或
當(dāng)所述鈦或氮化鈦層僅包括氮化鈦時(shí),厚度的范圍從大約20埃到大約40埃。
6.一種半導(dǎo)體裝置的制造方法,所述方法包括:
執(zhí)行一或多個(gè)預(yù)清洗操作以從經(jīng)形成在所述半導(dǎo)體裝置的金屬柵極上的第一溝槽和外延源極/漏極上的第二溝槽的側(cè)壁和底部去除氧化層,
其中去除所述氧化層使得在所述金屬柵極上形成氟殘留層;
在大于或等于300攝氏度的溫度下執(zhí)行原位高溫除氣操作,以去除經(jīng)形成在所述金屬柵極上的所述氟殘留層;
執(zhí)行一或多個(gè)鈦沉積操作,以在所述第一溝槽和所述第二溝槽的所述側(cè)壁和所述底部形成鈦層,并在所述外延層上形成硅化物層;
執(zhí)行一或多個(gè)光致抗蝕劑、蝕刻或沉積操作以在所述第一溝槽和所述第二溝槽中以及在所述第一溝槽和所述第二溝槽的所述底部經(jīng)形成的所述鈦層的頂部形成金屬層,
其中所述金屬層在所述金屬柵極上建立第一層并在所述外延層上建立第二層;
執(zhí)行介電沉積操作以在所述第一層和所述第二層上形成介電層;
執(zhí)行光致抗蝕劑和蝕刻操作,以在經(jīng)形成于所述第一層上的所述介電層中建立第一通孔并在經(jīng)形成于所述第二層上的所述介電層中形成第二通孔;
執(zhí)行鎢沉積和平坦化操作以用鎢填充所述第一通孔并在所述第一層上形成第一填充通孔;
執(zhí)行所述鎢沉積和平坦化操作以用鎢填充所述第二通孔并在所述第二層上形成第二填充通孔;及
執(zhí)行一或多個(gè)后端工藝操作,以在所述介電層、所述第一填充通孔和所述第二填充通孔上形成金屬層。
7.根據(jù)權(quán)利要求6所述的方法,其中:
經(jīng)形成在所述金屬柵極上的所述第一溝槽和經(jīng)形成在所述外延源極/漏極上的所述第二溝槽各自包括:
從大約22納米到大約24納米的范圍內(nèi)的寬度,及
從大約2到大約4的范圍內(nèi)的長(zhǎng)寬比;且
所述第一通孔和所述第二通孔各自包括:
從大約14納米到大約22納米的范圍內(nèi)的寬度,及
從大約1到大約2的范圍內(nèi)的長(zhǎng)寬比。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于臺(tái)灣積體電路制造股份有限公司,未經(jīng)臺(tái)灣積體電路制造股份有限公司許可,擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202210131746.0/1.html,轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過(guò)程中的測(cè)試或測(cè)量
H01L21-67 .專門適用于在制造或處理過(guò)程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過(guò)程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





