[發(fā)明專(zhuān)利]一種高壓變頻器單元通訊光纖通訊復(fù)合編碼系統(tǒng)與方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202210127701.6
• 申請(qǐng)日: 2022-02-11
• 公開(kāi)（公告）號(hào): CN114488903A
• 公開(kāi)（公告）日: 2022-05-13
• 發(fā)明（設(shè)計(jì)）人: 張軍軍;陳國(guó)成;李剛;杜小剛;葉榮微
• 申請(qǐng)（專(zhuān)利權(quán)）人: 上海雷諾爾科技股份有限公司
• 主分類(lèi)號(hào): G05B19/042
• 分類(lèi)號(hào): G05B19/042;H04B10/278;H04B10/516
• 代理公司: 北京細(xì)軟智谷知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11471
• 代理人: 葛鐘

本發(fā)明涉及一種高壓變頻器單元通訊光纖通訊復(fù)合編碼系統(tǒng)與方法，包括：多個(gè)集成變頻單元、FPGA控制器、DSP處理器；所述多個(gè)集成變頻單元分別與FPGA控制器通過(guò)光纖連接；所述FPGA控制器與DSP處理器通過(guò)總線連接；所述集成變頻單元包括功率單元、控制單元；所述功率單元包括IGBT模塊；所述控制單元包括MCU模塊、CPLD模塊；所述MCU模塊與IGBT模塊電連接，所述MCU模塊用于采集非實(shí)時(shí)狀態(tài)類(lèi)數(shù)據(jù)和實(shí)時(shí)控制類(lèi)數(shù)據(jù)，并發(fā)送給CPLD模塊；所述CPLD模塊與MCU模塊電連接，所述CPLD模塊用于把非實(shí)時(shí)狀態(tài)類(lèi)數(shù)據(jù)搬移到實(shí)時(shí)控制類(lèi)數(shù)據(jù)上，獲得復(fù)合數(shù)據(jù)。本發(fā)明通過(guò)集成變頻單元直接把復(fù)合數(shù)據(jù)傳輸給FPGA控制器，提升了整個(gè)系統(tǒng)的工作效率。

技術(shù)領(lǐng)域

本發(fā)明涉及信息通信技術(shù)領(lǐng)域，具體涉及一種高壓變頻器單元通訊光纖通訊復(fù)合編碼系統(tǒng)與方法。

背景技術(shù)

電壓型高壓變頻器拓?fù)浣Y(jié)構(gòu)采用集成變頻單元串聯(lián)結(jié)構(gòu)，每個(gè)集成變頻單元通過(guò)光纖與主控器相連，主要通過(guò)光纖高速數(shù)據(jù)幀控制IGBT工作，同時(shí)需要及時(shí)采集集成變頻單元數(shù)據(jù)狀態(tài)以及故障狀態(tài)，光纖中的相關(guān)數(shù)據(jù)包有嚴(yán)格的時(shí)序要求，處理相關(guān)數(shù)據(jù)都是通過(guò)FPGA或CPLD等相關(guān)可編程邏輯芯片實(shí)現(xiàn)，保證多個(gè)集成變頻單元數(shù)據(jù)的同步，故障連鎖的時(shí)序。

可編程邏輯芯片內(nèi)部資源有限，處理實(shí)時(shí)的控制類(lèi)數(shù)據(jù)有優(yōu)勢(shì)，但是隨著集成變頻單元內(nèi)采集的數(shù)據(jù)增加，且多為狀態(tài)類(lèi)數(shù)據(jù)，對(duì)實(shí)時(shí)性要求不高，如果數(shù)據(jù)統(tǒng)一打包到光纖串行數(shù)據(jù)串中，會(huì)出現(xiàn)多個(gè)不利結(jié)果:(1)可編程單元及主控制程序均需要重編寫(xiě)，硬件描述性程序不兼容，且開(kāi)發(fā)測(cè)試過(guò)程復(fù)雜；(2)數(shù)據(jù)包變長(zhǎng)時(shí)非實(shí)時(shí)數(shù)據(jù)占用有效帶寬，實(shí)時(shí)數(shù)據(jù)采集頻率降低；(3)FPGA及CPLD硬件資源占用大，需要更大容量的芯片，增加成本。

為了防止上述不利結(jié)果的出現(xiàn)，只有等實(shí)時(shí)控制類(lèi)數(shù)據(jù)傳輸完成了，才能傳輸非實(shí)時(shí)狀態(tài)類(lèi)數(shù)據(jù)；非實(shí)時(shí)狀態(tài)類(lèi)數(shù)據(jù)與實(shí)時(shí)控制類(lèi)數(shù)據(jù)無(wú)法同時(shí)傳輸，導(dǎo)致了整個(gè)系統(tǒng)的工作效率低的問(wèn)題。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種高壓變頻器單元通訊光纖通訊復(fù)合編碼系統(tǒng)與方法，解決非實(shí)時(shí)狀態(tài)類(lèi)數(shù)據(jù)與實(shí)時(shí)控制類(lèi)數(shù)據(jù)無(wú)法同時(shí)傳輸，導(dǎo)致整個(gè)系統(tǒng)的工作效率低的問(wèn)題。

根據(jù)本發(fā)明的實(shí)施例的第一方面，提供一種高壓變頻器單元通訊光纖通訊復(fù)合編碼系統(tǒng)，包括：

多個(gè)集成變頻單元、FPGA控制器、DSP處理器；

所述多個(gè)集成變頻單元分別與FPGA控制器通過(guò)光纖連接；

所述FPGA控制器與DSP處理器通過(guò)總線連接；

所述集成變頻單元包括功率單元、控制單元；

所述功率單元包括IGBT模塊；

所述控制單元包括MCU模塊、CPLD模塊；

所述MCU模塊與IGBT模塊電連接，所述MCU模塊用于采集非實(shí)時(shí)狀態(tài)類(lèi)數(shù)據(jù)和實(shí)時(shí)控制類(lèi)數(shù)據(jù)，并把非實(shí)時(shí)狀態(tài)類(lèi)數(shù)據(jù)和實(shí)時(shí)控制類(lèi)數(shù)據(jù)發(fā)送給CPLD模塊；

所述CPLD模塊與MCU模塊電連接，所述CPLD模塊用于接收非實(shí)時(shí)狀態(tài)類(lèi)數(shù)據(jù)和實(shí)時(shí)控制類(lèi)數(shù)據(jù)，并把非實(shí)時(shí)狀態(tài)類(lèi)數(shù)據(jù)搬移到實(shí)時(shí)控制類(lèi)數(shù)據(jù)上，獲得復(fù)合數(shù)據(jù)。

優(yōu)選地，所述多個(gè)集成變頻單元分別與FPGA控制器通過(guò)光纖連接，具體為：

所述多個(gè)集成變頻單元中的CPLD模塊分別與FPGA控制器通過(guò)光纖連接，用于把由復(fù)合數(shù)據(jù)對(duì)高頻載波進(jìn)行調(diào)制獲得的已調(diào)信號(hào)，通過(guò)光纖傳輸給FPGA控制器。

根據(jù)本發(fā)明的實(shí)施例的第二方面，提供一種高壓變頻器單元通訊光纖通訊復(fù)合編碼方法，包括：

MCU模塊采集非實(shí)時(shí)狀態(tài)類(lèi)數(shù)據(jù)和實(shí)時(shí)控制類(lèi)數(shù)據(jù)，并把非實(shí)時(shí)狀態(tài)類(lèi)數(shù)據(jù)和實(shí)時(shí)控制類(lèi)數(shù)據(jù)發(fā)送給CPLD模塊；