[發(fā)明專利]一種數(shù)字陣列雷達天線通道校正系統(tǒng)和校正方法

在審

• 申請?zhí)枺?/td>: 202210127149.0
• 申請日: 2022-02-11
• 公開（公告）號: CN114488050A
• 公開（公告）日: 2022-05-13
• 發(fā)明（設(shè)計）人: 黃鑫;張俊玲;丁艷杰;王倩
• 申請（專利權(quán)）人: 北方通用電子集團有限公司
• 主分類號: G01S7/40
• 分類號: G01S7/40;H01Q21/00
• 代理公司: 無錫市大為專利商標事務(wù)所(普通合伙) 32104
• 代理人: 劉品超;殷紅梅

本發(fā)明涉及信號處理技術(shù)領(lǐng)域，具體涉及一種數(shù)字陣列雷達天線通道校正系統(tǒng)和校正方法。包括數(shù)據(jù)處理單元、校正單元和陣列天線，所述數(shù)據(jù)處理單元與所述校正單元通信連接，所述校正單元通過所述陣列天線與多個TR組件連接，多個所述TR組件均與所述數(shù)據(jù)處理單元通信連接.本發(fā)明通過采用校正單元連接陣列天線減少了天線數(shù)量與耦合器數(shù)量，簡化了整體校正電路，采用數(shù)據(jù)處理單元作為整體數(shù)據(jù)處理的服務(wù)終端，適用性強，可拓展性強。本發(fā)明能夠提高了校正準確性，適合于雷達、通信等多種應(yīng)用環(huán)境，保證數(shù)字陣列雷達的性能始終自動處于可靠的狀態(tài)。

技術(shù)領(lǐng)域

本發(fā)明涉及信號處理技術(shù)領(lǐng)域，具體涉及一種數(shù)字陣列雷達天線通道校正系統(tǒng)和校正方法。

背景技術(shù)

隨著芯片技術(shù)、高速采樣、傳輸和處理器件發(fā)展越來越快，這也加速了雷達技術(shù)的發(fā)展，使數(shù)字相控陣技術(shù)在雷達中的使用變得越來越容易，也越來越普遍。對有源信器件來說，每次開機因為環(huán)境參數(shù)及電壓波動對信號產(chǎn)生幅度和相位的偏差是不一致的，如T/R組件（Transmitter and Receiver發(fā)送器與接收器）在每次環(huán)境或每次開機時，組件的特性參數(shù)都各不相同，為保證其工作特性一致，必須每次都進行校正，而這個校正可以通過雷達內(nèi)部測試信號來校正。

當前普遍的校正通道(假定K個通道)由K個天線及射頻通道、K個耦合器、收發(fā)信機、校正信號射頻電纜、合路分路器、校正通道處理單元等組成。其中合路分路器普遍采用威爾金功分器的結(jié)構(gòu)，各天線及射頻通道的校正信號會通過合路分路器進行合路和分路。當天線及射頻通道數(shù)量較多時，各通道匯集到合路分路器的校正信號線的數(shù)量和長度大大增加，產(chǎn)生大量重復(fù)路徑的校正信號線，增加了電路布局布線的復(fù)雜程度，且過長的走線帶來了不必要的差損。其次，威爾金功分器本身面積較大，總線較長，也會增加電路布局布線和校正通道整體結(jié)構(gòu)的復(fù)雜程度，同時帶來不必要的傳輸損耗。

發(fā)明內(nèi)容

本發(fā)明提供一種數(shù)字陣列雷達天線通道校正系統(tǒng)和校正方法。，解決了現(xiàn)有天線通道校正電路復(fù)雜、實施效果差的問題。

本發(fā)明的第一方面提供了一種數(shù)字陣列雷達天線通道校正系統(tǒng)，包括數(shù)據(jù)處理單元、校正單元和陣列天線，所述數(shù)據(jù)處理單元與所述校正單元通信連接，所述校正單元通過所述陣列天線與多個TR組件連接，多個所述TR組件均與所述數(shù)據(jù)處理單元通信連接；

所述數(shù)據(jù)處理單元能夠生成第一控制信號和第二控制信號；

所述校正單元根據(jù)所述第一控制信號生成接收校準信號，所述陣列天線將所述接收校準信號耦合至每個所述TR組件，每個TR組件均生成各自的接收校準數(shù)據(jù)信號；

每個所述TR組件根據(jù)所述第二控制信號依次生成發(fā)射校準信號，所述陣列天線依次將所有發(fā)射校準信號耦合至所述校正單元，所述校正單元根據(jù)每個所述TR組件的所述發(fā)射校準信號生成發(fā)射校準數(shù)據(jù)信號；

所述數(shù)據(jù)處理單元能夠根據(jù)每個所述TR組件的所述接收校準數(shù)據(jù)信號和所述發(fā)射校準數(shù)據(jù)信號，計算每個所述TR組件的發(fā)射通道校準補償數(shù)據(jù)和接收通道校準補償數(shù)據(jù)。

進一步地，所述校正單元包括收發(fā)開關(guān)、接收支路、發(fā)射支路和處理模塊，所述接收支路的一端與所述收發(fā)開關(guān)連接，另一端與所述處理模塊連接，所述發(fā)射支路的一端與所述收發(fā)開關(guān)連接，另一端與所述處理模塊連接；

所述收發(fā)開關(guān)用于將所述接收支路或所述發(fā)射支路與所述陣列天線連接；

所述接收支路能夠?qū)γ總€所述TR組件的所述發(fā)射校準信號進行下變頻和模數(shù)轉(zhuǎn)換，生成對應(yīng)的數(shù)字信號；

所述處理模塊能夠根據(jù)所述第一控制信號，生成數(shù)字基帶信號并能夠根據(jù)所述數(shù)字信號，生成所述發(fā)射校準數(shù)據(jù)信號；

所述發(fā)射支路能夠?qū)λ鰯?shù)字基帶信號數(shù)模轉(zhuǎn)換以及上變頻，生成接收校準信號。

進一步地，所述處理模塊包括FPGA。

進一步地，所述陣列天線包括功分校正網(wǎng)絡(luò)和天線陣元，所述功分校正網(wǎng)絡(luò)的一端連接所述校正單元，另一端與所述天線陣元連接，所述天線陣元分別與所述多個TR組件連接。