[發明專利]功率半導體元件

在審

• 申請號: 202210120715.5
• 申請日: 2022-02-09
• 公開（公告）號: CN114464668A
• 公開（公告）日: 2022-05-10
• 發明（設計）人: 陳中怡
• 申請（專利權）人: 鴻海精密工業股份有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/78
• 代理公司: 北京派特恩知識產權代理有限公司 11270
• 代理人: 康艷青;王琳

功率半導體元件包含第一電極、基底、第一磊晶層、第二磊晶層、柵極電極以及第二電極。基底位在第一電極上并具有主動區以及終端區。第一磊晶層具有第一導電類型并包含第一與第二摻雜區。第一摻雜區具有第一導電類型且位在終端區以及主動區中。第二摻雜區具有第二導電類型且位在終端區中。柵極電極與第二電極位于第二磊晶層上且位在主動區中。設置第二摻雜區于終端區中可使第一與第二磊晶層以及終端區的邊緣的電場下降，提升可靠度。設置第一摻雜區于主動區以及終端區中，使得第一摻雜區所在區域的電阻下降，并使功率半導體元件整體的導通電阻下降。借由這樣的設計，可縮減功率半導體元件的終端區的面積及整體體積。

技術領域

本發明是有關于一種功率半導體元件。

背景技術

功率半導體元件的特性取決于崩潰電壓(Breakdown voltage)及導通電阻(RDSon)特性。磊晶層的摻雜濃度及厚度以及終端區的設計影響了崩潰電壓大小。然而，提高耐壓的方法大多會降低導通電阻，因此難以兼顧高崩潰電壓及低導通電阻的需求。

在目前常見的終端區設計方式之一為浮接場環(floating field ring，FFR)，然而此設計需要足夠大的終端區面積，不利于功率半導體元件的微型化。其他常見的終端區設計方式為于溝槽內填充多晶硅或氧化物以降低電場集中現象，然而此設計容易使終端區邊緣電應力集中而導致可靠度下降的問題。

有鑒于此，如何提供一種可解決上述問題的功率半導體元件仍是目前業界亟需研究的方向之一。

發明內容

本發明的一技術態樣為一種功率半導體元件。

在一實施例中，功率半導體元件包含第一電極、基底、第一磊晶層、第二磊晶層、柵極電極以及第二電極。基底位在第一電極上，基底具有主動區以及圍繞主動區的終端區。第一磊晶層位于基底上，其中第一磊晶層具有第一導電類型，第一磊晶層包含第一摻雜區以及第二摻雜區。第一摻雜區具有第一導電類型且位在終端區以及主動區中。第二摻雜區具有第二導電類型且位在終端區中。第二磊晶層位于第一磊晶層上。柵極電極位于第二磊晶層上且位在主動區中。第二電極位于第二磊晶層上且位在主動區中。

在一實施例中，第一摻雜區的摻雜濃度在5x10¹⁷cm^-3至1x10¹⁹cm^-3的范圍中。

在一實施例中，第二摻雜區的摻雜濃度在5x10¹⁶cm^-3至2x10¹⁸cm^-3的范圍中。

在一實施例中，第一摻雜區包含第一區與第二區，其中第一區位在第二區與第二摻雜區之間，且第一區的摻雜濃度大于第二區的摻雜濃度。

在一實施例中，第一磊晶層的數量為復數，且第一磊晶層的第一摻雜區的寬度隨著與第二磊晶層的距離增加而增加。

在一實施例中，第一磊晶層的數量為復數，且第一磊晶層的第一摻雜區的寬度隨著與第二磊晶層的距離增加而縮減。

在一實施例中，第一磊晶層的數量為復數，且第一磊晶層具有不同厚度。

在一實施例中，第二摻雜區中的一者的寬度與第二摻雜區中的另一者的寬度相異。

在一實施例中，第二摻雜區中的一者的深度與第二摻雜區中的另一者的深度相異。

在一實施例中，第二摻雜區中相鄰兩者間具有間距，且第二摻雜區之間的間距中的一者與間距中的另一者相異。

在上述實施例中，借由設置第二摻雜區于終端區中，可使第一磊晶層、第二磊晶層以及終端區的邊緣的電場下降，并提升可靠度。借由設置第一摻雜區于主動區以及終端區中，使得第一摻雜區所在區域的電阻下降，并使功率半導體元件整體的導通電阻下降。借由這樣的設計，可縮減功率半導體元件的終端區的面積及整體體積。