[發(fā)明專利]一種基于FPGA與VGA的雷達回波幅度起伏特性模擬方法

在審

• 申請?zhí)枺?/td>: 202210117952.6
• 申請日: 2022-02-08
• 公開（公告）號: CN114706049A
• 公開（公告）日: 2022-07-05
• 發(fā)明（設(shè)計）人: 蔡俊暉;潘明海
• 申請（專利權(quán)）人: 南京航空航天大學(xué)
• 主分類號: G01S7/40
• 分類號: G01S7/40
• 代理公司: 江蘇圣典律師事務(wù)所 32237
• 代理人: 劉輝

1.一種基于FPGA與VGA的雷達回波幅度起伏特性模擬方法，其特征在于，包括步驟：

步驟1)，在FPGA內(nèi)部使用兩個LFSR即線性反饋移位寄存器分別產(chǎn)生非周期的第一均勻分布隨機序列、第二均勻分布隨機序列；

步驟2)，對所述第一均勻分布隨機序列、第二均勻分布隨機序列進行Box-Muller變換得到相互獨立、均值為0的第一高斯分布隨機序列和第二高斯分布隨機序列，然后對第一高斯分布隨機序列、第二高斯分布隨機序列進行數(shù)學(xué)運算行得到均勻分布、指數(shù)分布、對數(shù)正態(tài)分布、瑞利分布、萊斯分布的隨機序列，數(shù)學(xué)運算方式如下：

步驟2.1)，對第一均勻分布序列進行對數(shù)運算并乘以-1/λ，得到指數(shù)分布隨機序列，其中λ為任意實數(shù)；

步驟2.2)，將第一高斯分布隨機序列、第二高斯分布隨機序列分別加上預(yù)設(shè)的常數(shù)ucosθ、usinθ，得到均值分別為ucosθ、usinθ的第三高斯分布隨機序列、第四高斯分布隨機序列，u和θ為任意實數(shù)，然后對第三高斯分布隨機序列、第四高斯分布隨機序列分別進行平方運算后求和，并對所得求和結(jié)果求平方根，得到萊斯分布隨機序列；

步驟2.3)，對第一高斯分布隨機序列、第二高斯分布隨機序列分別進行平方運算后求和，然后對求和結(jié)果進行平方根運算，得到瑞利分布隨機序列；

步驟2.4)，對第一高斯分布隨機序列進行指數(shù)計算，得到對數(shù)正態(tài)分布隨機序列；

步驟3)，根據(jù)需求在第一高斯分布隨機序列、指數(shù)分布隨機序列、對數(shù)正態(tài)分布隨機序列、瑞利分布隨機序列、萊斯分布隨機序列中選擇一種序列作為運算數(shù)據(jù)序列進行分解，將該運算數(shù)據(jù)序列中的每個隨機數(shù)據(jù)將分解成兩個值：歸一化后的數(shù)值大小在(0,1]之間的精幅度調(diào)制值ΔRCS_i和歸一化后的數(shù)值大于1的粗幅度調(diào)制值A(chǔ)RCS_i，其中i為運算數(shù)據(jù)數(shù)列中隨機數(shù)據(jù)的序號；

步驟4)，對于運算數(shù)據(jù)序列中每一個隨機數(shù)據(jù)：

將預(yù)設(shè)幅度為1的基準(zhǔn)雷達回波信號在FPGA內(nèi)部依次和其分解后的精幅度調(diào)制值相乘得到幅度精調(diào)制的數(shù)字域回波信號，然后將回波信號通過DAC進行數(shù)模轉(zhuǎn)換后得到雷達回波模擬信號并連接至VGA，使VGA根據(jù)其分解后粗幅度調(diào)制值的值對雷達回波模擬信號進行0～40dB幅度粗調(diào)制，完成對應(yīng)雷達回波的幅度調(diào)制。

2.根據(jù)權(quán)利要求1所述的基于FPGA與VGA的雷達回波幅度起伏特性模擬方法，其特征在于，所述步驟3)的詳細步驟如下：

步驟3.1)，設(shè)定閾值δ(RCS_i)，該閾值的大小表示雷達回波模擬系統(tǒng)DAC滿量程輸出時雷達回波的幅度大小；

步驟3.2)，當(dāng)?shù)趇個回波的幅度RCS_i小于δ(RCS_i)時，ΔRCS_i＝RCS_i/δ(RCS_i)≤1，ARCS_i＝0，VGA粗幅度調(diào)制模塊不需要對雷達回波幅度進行調(diào)制；

步驟3.3)，當(dāng)?shù)趇個回波的幅度RCS_i大于δ(RCS_i)時：

步驟3.3.1)，將[RCS_i/δ(RCS_i)]并作取余運算得到精幅度調(diào)制系數(shù)ΔRCS_i(ΔRCS_i＜1)；

步驟3.3.2)，將[RCS_i/δ(RCS_i)]/[ΔRCS_i×δ(RCS_i)]得到粗幅度調(diào)制系數(shù)ARCS_i(1ARCS_i100)。