[發明專利]一種積分累積存儲電路

有效

• 申請號: 202210113311.3
• 申請日: 2022-01-30
• 公開（公告）號: CN114142861B
• 公開（公告）日: 2022-04-26
• 發明（設計）人: 李淼;甘戈
• 申請（專利權）人: 鈺泰半導體股份有限公司
• 主分類號: H03M1/46
• 分類號: H03M1/46;G06G7/186
• 代理公司: 北京馳納南熙知識產權代理有限公司 11999
• 代理人: 李佳佳

1.一種積分累積存儲電路，包括積分模塊(101)，其特征在于：還包括分解累積模塊(201)和電荷平衡模塊(301)，所述積分模塊(101)用于對補償電流(Iin)和平衡電流(Is)同時進行積分運算，產生調節電壓(Va)，所述分解累積模塊(201)用于將積分運算累積的電荷量分解成固定電荷量的量化單元，并逐一對已完成分解的量化單元進行數值累計，所述電荷平衡模塊(301)用于逐次將已完成數值累計的量化單元所對應的固定電荷量輸出到所述積分模塊(101)，維持所述積分模塊(101)的直流平衡點，使其可以持續進行電荷積分累積；

所述積分模塊(101)包括積分電容(Cint)和跨導運算放大器(OTA)，所述積分電容(Cint)的上極板連接積分電阻(Rint)，所述積分電阻(Rint)接收所述補償電流(Iin)的一端為所述積分模塊(101)的第一輸入端，所述跨導運算放大器(OTA)的反相輸入端為所述積分模塊(101)的第二輸入端，用于接收所述平衡電流(Is)，所述跨導運算放大器(OTA)的輸出端為所述積分模塊(101)的輸出端；

所述分解累積模塊(201)包含增量比較器(CMPi)、減量比較器(CMPd)、加減計數器(counter)和開關控制子模塊(202)，所述增量比較器(CMPi)的同相輸入端和所述減量比較器(CMPd)的反向輸入端同為所述分解累積模塊(201)的第一輸入端；所述加減計數器(counter)的輸出端為所述分解累積模塊(201)的第一輸出端；所述開關控制子模塊(202)包含第一與門(G1)、第二與門(G2)和第三反相器(G3)，所述第一與門(G1)的輸出端為所述分解累積模塊(201)的第二輸出端，所述第二與門(G2)的輸出端為所述分解累積模塊(201)的第三輸出端，所述第三反相器(G3)的輸出端為所述分解累積模塊(201)的第四輸出端；

所述電荷平衡模塊(301)包含第一開關(K1)、第二開關(K2)、第三開關(K3)、第四開關(K4)、第五開關(K5)和第六開關(K6)，所述第三開關(K3)的控制端和所述第四開關(K4)的控制端同為所述電荷平衡模塊(301)的第二輸入端，所述第一開關(K1)的控制端和所述第二開關(K2)的控制端同為所述電荷平衡模塊(301)的第三輸入端，所述第五開關(K5)的控制端和所述第六開關(K6)的控制端同為所述電荷平衡模塊(301)的第四輸入端，所述第一開關(K1)的常開端和所述第三開關(K3)的常開端共同構成所述電荷平衡模塊(301)的輸出端；

所述積分模塊(101)的第一輸入端接收所述補償電流(Iin)，第二輸入端與所述電荷平衡模塊(301)的輸出端連接，接收所述電荷平衡模塊(301)輸出端輸出的所述平衡電流(Is)，輸出端輸出所述調節電壓(Va)且與所述分解累積模塊(201)的第一輸入端連接；所述分解累積模塊(201)的第一輸出端輸出累積數值(Dint)，第二輸出端、第三輸出端、第四輸出端分別與所述電荷平衡模塊(301)的第二輸入端、第三輸入端、第四輸入端連接，且分別輸出增量開關信號(swi)、減量開關信號(swd)和基準開關信號(swr)。

2.如權利要求1所述的積分累積存儲電路，其特征在于：所述積分模塊(101)包括積分電容(Cint)和跨導運算放大器(OTA)；

所述積分電容(Cint)的上極板連接所述跨導運算放大器(OTA)的反相輸入端，所述積分電容(Cint)的下極板連接所述跨導運算放大器(OTA)的輸出端；所述補償電流(Iin)和所述平衡電流(Is)均流入所述積分電容(Cint)的上極板所連接的節點；

所述跨導運算放大器(OTA)的同相輸入端為所述積分模塊(101)的第三輸入端，連接旁路電平(Vb)。