[發明專利]存儲器裝置的低功率待機模式

在審

• 申請號: 202210111312.4
• 申請日: 2022-01-29
• 公開（公告）號: CN116030849A
• 公開（公告）日: 2023-04-28
• 發明（設計）人: B·M·佩德森;G·英特拉特
• 申請（專利權）人: 對話半導體美國公司
• 主分類號: G11C5/14
• 分類號: G11C5/14
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 黨曉林

本發明涉及存儲器裝置的低功率待機模式。存儲器裝置可以包括：控制電路，該控制電路被配置成對處于活動模式、待機模式和休眠模式中的一種模式下的存儲器裝置進行操作，其中，存儲器裝置被配置成在處于待機模式時從主機裝置接收命令；電壓調節器，該電壓調節器具有輸出端，該輸出端提供用于訪問存儲器裝置中的存儲器單元的內容的電源電壓，其中，在休眠模式和待機模式期間，電壓調節器是關閉的，并且在活動模式期間，電壓調節器是開啟的；以及存儲元件，該存儲元件被配置成維持電源電壓，以允許在待機模式期間關閉電壓調節器，至少直到電壓調節器在活動模式下被開啟并支持電源電壓。

技術領域

本發明總體上涉及半導體器件領域。更具體地，本發明的實施方式涉及存儲器裝置，包括易失性存儲器裝置和非易失性存儲器裝置(諸如閃存存儲器裝置)兩者。

背景技術

非易失性存儲器(NVM)越來越多地出現在諸如固態硬盤驅動器、可移除數字圖片卡、汽車電子設備、家用電器等的應用中。閃存存儲器是當今使用的主要NVM技術。然而，閃存存儲器具有限制，諸如相對高的功率以及相對低的操作速度。微處理器性能對存儲器延遲非常敏感。許多非易失性存儲器裝置具有與微處理器相比相對慢的訪問時間(accesstime)或延遲。另外，微處理器/主機與存儲器之間的各種通信協議的許多實現方式(諸如串行外圍接口(SPI))可以增加比存儲器陣列本身所需的甚至更多的延遲。

發明內容

本發明的第一方面涉及一種存儲器裝置，所述存儲器裝置包括：控制電路，所述控制電路被配置成對處于活動模式、待機模式和休眠模式中的一種模式下的所述存儲器裝置進行操作，其中，所述存儲器裝置被配置成在處于所述待機模式時從主機裝置接收命令；電壓調節器，所述電壓調節器具有輸出端，所述輸出端提供用于訪問所述存儲器裝置中的存儲器單元的內容的電源電壓，其中，在所述休眠模式和所述待機模式期間，所述電壓調節器是關閉的，并且在所述活動模式期間，所述電壓調節器是開啟的；以及存儲元件，所述存儲元件被配置成維持所述電源電壓，以允許在所述待機模式期間關閉所述電壓調節器，至少直到所述電壓調節器在所述活動模式下被開啟并支持所述電源電壓。

本發明的第二方面涉及一種對存儲器裝置進行控制的方法，所述方法包括以下步驟：控制電路對處于活動模式、待機模式和休眠模式中的一種模式下的所述存儲器裝置進行操作，其中，所述存儲器裝置被配置成在處于所述待機模式時從主機裝置接收命令；在電壓調節器的輸出端處提供用于訪問所述存儲器裝置中的存儲器單元的內容的電源電壓，其中，在所述休眠模式和所述待機模式期間，所述電壓調節器是關閉的，并且在所述活動模式期間，所述電壓調節器是開啟的；以及存儲元件維持所述電源電壓，以允許在所述待機模式期間關閉所述電壓調節器，至少直到所述電壓調節器在所述活動模式下被開啟并支持所述電源電壓。

附圖說明

圖1是根據本發明實施方式的示例主機和存儲器裝置布置的示意性框圖。

圖2是根據本發明實施方式的存儲器裝置中的各種示例數據處理單元的示意性框圖。

圖3是根據本發明實施方式的示例存儲器裝置的示意性框圖。

圖4是根據本發明實施方式的示例讀訪問的時序圖。

圖5是根據本發明實施方式的進入深度掉電模式的示例操作的波形圖。

圖6是根據本發明實施方式的退出深度掉電模式的示例專用恢復命令的波形圖。

圖7是根據本發明實施方式的存儲器裝置中的示例內部電源的示意性框圖。

圖8是根據本發明實施方式的存儲器裝置中的示例內部電源和外部存儲元件的示意性框圖。

圖9是根據本發明實施方式的對存儲器裝置進行控制的示例方法的流程圖。

圖10是根據本發明實施方式的示例VX泵控制的波形圖。

圖11是根據本發明實施方式的最大待機時間的第一示例電容器特性的波形圖。