[發明專利]存算一體運算方法、憶阻器神經網絡芯片及存儲介質

在審

• 申請號: 202210108371.6
• 申請日: 2022-01-28
• 公開（公告）號: CN114418080A
• 公開（公告）日: 2022-04-29
• 發明（設計）人: 胡明;祝葉華;孫煒;高濱;劉宇一;伍冬;吳華強
• 申請（專利權）人: OPPO廣東移動通信有限公司;哲庫科技（上海）有限公司;清華大學
• 主分類號: G06N3/063
• 分類號: G06N3/063
• 代理公司: 北京派特恩知識產權代理有限公司 11270
• 代理人: 陳宇;徐川

1.一種憶阻器神經網絡芯片，其特征在于，包括：至少一個模擬存算宏單元和至少一個混合存算宏單元，至少一個所述模擬存算宏單元與至少一個所述混合存算宏單元連接；

所述至少一個模擬存算宏單元，用于在單元內的憶阻器陣列上施加輸入的模擬電壓，并將產生的模擬電流轉換成預設范圍內的模擬電壓后輸出；

所述至少一個混合存算宏單元，用于在單元內的憶阻器陣列上施加所述至少一個模擬存算宏單元輸出的模擬電壓，并將產生的模擬電流依次進行鉗位、相減、模數轉換后輸出。

2.根據權利要求1所述的憶阻器神經網絡芯片，其特征在于，

所述至少一個模擬存算宏單元包括多個級聯的模擬存算宏單元，其中，最后一級的模擬存算宏單元與所述至少一個混合存算宏單元連接。

3.根據權利要求1所述的憶阻器神經網絡芯片，其特征在于，

所述至少一個模擬存算宏單元和所述至少一個混合存算宏單元包括的憶阻器陣列，具備實現向量矩陣乘法運算的功能。

4.根據權利要求1所述的憶阻器神經網絡芯片，其特征在于，

所述至少一個模擬存算宏單元還包括：與憶阻器陣列連接的模擬直傳模塊；

所述模擬直傳模塊，包括：積分器、開關電容單位增益緩沖器、靈敏放大器和兩路多路選擇器；

所述積分器的輸入端能夠接入憶阻器陣列產生的模擬電流，所述積分器的輸出端能夠與所述開關電容單位增益緩沖器的輸入端連接；

所述靈敏放大器，能夠連接于所述開關電容單位增益緩沖器的輸出端以及所述兩路多路選擇器之間；

所述兩路多路選擇器，與所述開關電容單位增益緩沖器的輸出端連接。

5.根據權利要求4所述的憶阻器神經網絡芯片，其特征在于，

所述積分器，用于對憶阻器陣列產生的模擬電流積分，得到積分電壓；

所述開關電容單位增益緩沖器，用于保持并輸出所述積分電壓；

所述靈敏放大器，用于比較所述積分電壓與閾值電壓；

所述兩路多路選擇器，用于選擇所述積分電壓與所述閾值電壓中最大的電壓輸出。

6.根據權利要求1所述的憶阻器神經網絡芯片，其特征在于，

所述至少一個混合存算宏單元，還包括：與憶阻器陣列連接的單位增益緩沖器、與所述單位增益緩沖器連接的電流減法器，以及與所述電流減法器連接的模數轉換器；

所述單位增益緩沖器，用于對憶阻器陣列產生的模擬電流進行電流鉗位，得到鉗位電流；

所述電流減法器，用于對所述鉗位電流進行減法運算，得到輸出電流；

所述模數轉換器，用于將所述輸出電流模數轉換為數字信號后輸出。

7.根據權利要求1所述的憶阻器神經網絡芯片，其特征在于，包括：

所述至少一個模擬存算宏單元包括K2×K2個模擬存算宏單元，所述K2×K2個模擬存算宏單元包括大小為(C×K1×K1，N)的憶阻器陣列，所述K2×K2個模擬存算宏單元劃分為每組包括K2個模擬存算宏單元的K2組模擬存算宏單元；

所述至少一個混合存算宏單元包括第一混合存算宏單元，所述第一混合存算宏單元包括大小為(N×K2×K2，M)的憶阻器陣列；

所述K2組模擬存算宏單元中每組模擬存算宏單元，分別與所述第一混合存算宏單元連接；K1、C、N、K2和M為大于等于1的自然數。

8.根據權利要求7所述的憶阻器神經網絡芯片，其特征在于，

所述K2組模擬存算宏單元，具備實現卷積核尺寸為K1×K1，輸入通道數為C，輸出通道數為N的卷積層的運算功能；

所述第一混合存算宏單元，具備實現卷積核尺寸為K2×K2，輸入通道數為N，輸出通道數為M的卷積層的運算功能。