[發明專利]超導量子芯片讀出腔的自動化設計方法、裝置及存儲介質

在審

• 申請號: 202210107429.5
• 申請日: 2022-01-28
• 公開（公告）號: CN114491859A
• 公開（公告）日: 2022-05-13
• 發明（設計）人: 李紅珍;張新;李辰;姜金哲;黃克強
• 申請（專利權）人: 蘇州浪潮智能科技有限公司
• 主分類號: G06F30/17
• 分類號: G06F30/17;G06F30/20;G06F111/12;G06F111/20
• 代理公司: 北京連和連知識產權代理有限公司 11278
• 代理人: 宋薇薇;馬鵬林

本發明提出了一種超導量子芯片讀出腔的自動化設計方法、裝置及存儲介質；其中，方法包括：根據讀出腔的初始設計頻率確定CPW諧振器的長度；配置版圖模板和仿真模板，用于配置CPW諧振器的幾何圖形坐標和尺寸參數以及讀出腔的建模參數及仿真參數；基于版圖模板和仿真模板構建帶有叉指電容結構的讀出腔的仿真模型，進行掃譜分析，并確定仿真頻率；響應于仿真頻率與初始設計頻率的差值大于迭代閾值，以預設的頻率偏移量調整初始設計頻率，并更新版圖模板和仿真模板；基于更新后的版圖模板和仿真模板進行迭代分析，響應于獲得的仿真頻率與初始設計頻率的差值小于等于迭代閾值，輸出當前的版圖模板。本發明方法能夠快速的生成仿真模型，并獲得更加準確的讀出腔版圖。

技術領域

本發明涉及仿真設計領域，尤其涉及一種超導量子芯片讀出腔的自動化設計方法、裝置及存儲介質。

背景技術

超導量子芯片是超導量子計算硬件系統中最核心的器件，所有量子比特都集成在該芯片上，通過微波操控執行量子邏輯門操作實現量子計算。超導量子芯片的關鍵電路元件包括約瑟夫森結和讀出腔，其中，約瑟夫森結基于量子隧穿效應用于編碼量子比特，讀出腔為蜿蜒排布的四分之波長CPW(Coplanar waveguide，即共面波導)諧振器，用于在色散極限下對量子比特的狀態進行測量。在超導量子芯片的結構中，讀出腔的短路端或中間某一段與傳輸線耦合，讀出腔的開路端依次與叉指電容器、十字電容器以及由兩個約瑟夫森結并聯構成的SQUID(Superconducting quantum interference device，即超導量子干涉儀)直接或間接耦合，其中，由十字電容器與SQUID耦合形成的宏觀LC電路即為量子比特。

現有的超導量子芯片的讀出腔的自動化設計方案主要存在以下問題：

1)利用四分之波長CPW計算公式或在線CPW計算工具得到的讀出腔總長度不帶叉指電容器，而讀出腔需要通過叉指電容器與十字電容器耦合，叉指電容器本身具有不可忽略的幾何尺寸，會增加微波在讀出腔中傳輸的反射面，產生相位移動，導致讀出腔仿真頻率會向低頻偏移。以藍寶石襯底讀出腔為例，讀出腔中心導體寬度與接地寬度分別取4um和2um，叉指電容器指長在70-80um時，讀出腔帶叉指電容器時的仿真頻率相比不帶叉指電容器時的設計頻率會向低頻偏移400-500MHz。這會引起失諧從色散區向近共振區移動，導致測量錯誤。

2)用讀出腔仿真頻率代替測量頻率，需要仿真模型接近真實條件，然而現有的超導量子芯片的讀出腔的自動化設計僅能導出工程文件，工程文件類似一個參數記錄表，其只包含讀出腔仿真模型的金屬層表面的CPW諧振器蜿蜒分布的幾何圖形尺寸參數，還需要人為補充設置厚度、材料、邊界、端口、掃頻、可視化等條件來完善仿真模型，從而在對讀出腔的多輪的迭代建模過程中，需多次重復補充設置厚度、材料、邊界、端口、掃頻、可視化等條件的操作步驟，其將增加建模的時間并會引入人為錯誤。

發明內容

為了解決上述問題，在本發明的一個方面提出了一種超導量子芯片讀出腔的自動化設計方法，所述方法包括：根據預設的讀出腔的初始設計頻率確定CPW諧振器的長度；配置版圖模板和仿真模板，其中，版圖模板用于配置CPW諧振器的幾何圖形坐標和尺寸參數，仿真模板用于配置讀出腔的建模參數及仿真參數；基于所述版圖模板和所述仿真模板構建帶有叉指電容結構的讀出腔的仿真模型；對所述仿真模型按照預設的梯度分析策略以相應的掃譜頻率進行掃譜分析，并確定所述仿真模型的仿真頻率；響應于所述仿真頻率與所述初始設計頻率的差值大于預設的迭代閾值，以預設的頻率偏移量調整所述初始設計頻率，并更新所述版圖模板和所述仿真模板；基于更新后的版圖模板和仿真模板進行迭代分析，響應于獲得的仿真頻率與所述初始設計頻率的差值小于等于預設的迭代閾值，輸出當前的版圖模板。

在一個或多個實施例中，所述版圖模板還配置用于設置初始設計頻率及頻率偏移量，并根據所述初始設計頻率確定CPW諧振器的長度，并自動更新所述CPW諧振器的長度到所述尺寸參數中。