[發明專利]一種編程方法、系統、裝置和計算機可讀存儲介質

在審

• 申請號: 202210105291.5
• 申請日: 2022-01-28
• 公開（公告）號: CN114530182A
• 公開（公告）日: 2022-05-24
• 發明（設計）人: 安友偉;伍惠瑜;劉大海
• 申請（專利權）人: 珠海博雅科技股份有限公司
• 主分類號: G11C16/10
• 分類號: G11C16/10;G11C16/34
• 代理公司: 廣州嘉權專利商標事務所有限公司 44205
• 代理人: 張志輝

本發明公開了一種編程方法、系統、裝置，編程方法包括：獲取緩存中的編程數據以及編程數據對應在多比特非易失性存儲器中的目標區域；從多個電壓擋位中選定一個電壓擋位作為目標電壓擋位；根據編程數據、目標電壓擋位以及編程數據與目標區域中存儲單元的地址的對應關系，對編程數據在目標區域中對應的全部存儲單元進行編程校驗；當存在編程校驗不通過的存儲單元，根據緩存中的編程數據和目標電壓擋位對目標區域中的全部存儲單元進行編程，因為在進行編程校驗和編程時都是根據選中的目標電壓擋位對目標區域中的全部存儲單元進行操作，所以可以減少加上存儲陣列上的模擬電壓的切換次數，從而降低在編程過程中的功耗和減少編程的時間。

技術領域

本發明涉及存儲技術領域，尤其涉及一種編程方法、系統、裝置和計算機可讀存儲介質。

背景技術

非易失性存儲器是整合大量的存儲單元進行數據的存儲的存儲器，通常的非易失性存儲器采用一個存儲元存儲1比特數據稱為SLC(Single-Level Cell，單層單元閃存)；采用一個存儲元存儲2比特數據的非易失性存儲器稱為MLC(Multi-Level Cell，多層單元閃存)，而一個存儲元存儲的數據越多，則相同容量的存儲芯片面積就越小，成本越低。

雖然采用多比特非易失性存儲器可以降低相同容量的存儲芯片的面積從而降低成本，但是現有的多比特非易失性存儲器，存在在編程過程中，加在存儲陣列上的模擬電壓要頻繁的切換(加電、泄電)，從而導致編程過程中功耗高且編程時間長的問題。

發明內容

以下是對本文詳細描述的主題的概述。本概述并非是為了限制權利要求的保護范圍。

本發明實施例提供了一個編程方法、系統、裝置和計算機存儲介質，能夠在多比特非易失性存儲器的編程過程中，通過減少加在存儲陣列上的模擬電壓的切換次數，從而降低編程功耗和減少編程的時間。

第一方面，本發明實施例提供了一種編程方法，應用于多比特非易失性存儲器，所述多比特非易失性存儲器具有多個電壓擋位，所述編程方法包括：

獲取緩存中的編程數據以及所述編程數據對應在所述多比特非易失性存儲器中的目標區域；

從所述多個電壓擋位中選定一個電壓擋位作為目標電壓擋位；

根據所述編程數據、所述目標電壓擋位以及所述編程數據與所述目標區域中存儲單元的地址的對應關系，對所述編程數據在所述目標區域中對應的全部存儲單元進行編程校驗；

當存在所述編程校驗不通過的存儲單元，根據所述緩存中的編程數據和所述目標電壓擋位對所述目標區域中的全部存儲單元進行編程。

第二方面，本發明實施例提供了一種編程系統，應用于多比特非易失性存儲器，所述多比特非易失性存儲器具有多個電壓擋位，所述編程系統包括：

存儲模塊，為存儲數據的存儲單元陣列；

選擇模塊，通過地址譯碼選擇當前需要進行編程校驗或編程的存儲單元；

比較器模塊，用于根據所述選擇模塊所選擇的所述存儲單元內存儲元的閾值電壓和電壓參考值或電流參考值的大小輸出比較結果；

參考模塊，用于為所述比較器模塊提供對應的所述編程校驗的電壓參考值或電流參考值；

緩存模塊，用于存儲編程數據和所述比較結果；

運算模塊，用于根據所述比較結果，更新所述當前存儲單元對應的所述編程數據；

編程模塊，根據緩存模塊中的所述編程數據和所述比較結果、模擬模塊的目標擋位電壓對所述選擇模塊選擇的存儲單元進行編程；

模擬模塊，用于提供目標電壓擋位電壓給所述編程選擇模塊，及為所述存儲模塊中的存儲單元的存儲元提供對應的模擬電壓；