[發(fā)明專利]穩(wěn)壓電路和放大電路在審
| 申請?zhí)枺?/td> | 202210096165.8 | 申請日： | 2022-01-26 |
| 公開（公告）號： | CN114253342A | 公開（公告）日： | 2022-03-29 |
| 發(fā)明（設(shè)計）人： | 殷樹娟;涂家華 | 申請（專利權(quán)）人： | 北京信息科技大學(xué) |
| 主分類號： | G05F3/26 | 分類號： | G05F3/26 |
| 代理公司： | 北京安信方達知識產(chǎn)權(quán)代理有限公司 11262 | 代理人： | 吳鳳凰;栗若木 |
| 地址： | 100192 北*** | 國省代碼： | 北京;11 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 穩(wěn)壓 電路 放大 | ||
1.一種穩(wěn)壓電路，其特征在于，包括：
電流源、第一NMOS晶體管、第一PMOS晶體管、第二NMOS晶體管；
所述第一NMOS晶體管的漏極與所述第二NMOS晶體管的柵極連接后的共同引出端通過所述電流源與第一外部電源連接；所述第二NMOS晶體管的漏極與第二外部電源連接；
所述第一NMOS晶體管的源極與所述第一PMOS晶體管的源極連接；
所述第一PMOS晶體管的柵極與所述第一PMOS晶體管的漏極連接后的共同引出端接地；
所述第一NMOS晶體管的柵極與所述第二NMOS晶體管的源極連接后的共同引出端作為所述穩(wěn)壓電路的輸出端；
其中，所述第一NMOS晶體管和第一PMOS晶體管，分別設(shè)置為工作在亞閾值區(qū)。
2.如權(quán)利要求1所述的穩(wěn)壓電路，其特征在于：
所述穩(wěn)壓電路的輸出端的輸出電壓信號的電壓值根據(jù)所述第一NMOS晶體管的閾值電壓與所述第一PMOS晶體管的閾值電壓的絕對值之和確定。
3.如權(quán)利要求1所述的穩(wěn)壓電路，其特征在于：
所述穩(wěn)壓電路還包括第三NMOS晶體管；
所述第三NMOS晶體管的柵極與所述第一NMOS晶體管的柵極連接；
所述第三NMOS晶體管的源極和漏極連接后接地。
4.如權(quán)利要求1所述的穩(wěn)壓電路，其特征在于：
所述第二外部電源的電壓值根據(jù)所述第一NMOS晶體管、所述第二NMOS晶體管、以及所述第一PMOS晶體管確定。
5.如權(quán)利要求1所述的穩(wěn)壓電路，其特征在于：
所述第一NMOS晶體管和所述第二NMOS晶體管具有相同的閾值電壓。
6.一種放大電路，其特征在于，包括：
穩(wěn)壓電路和C類運算放大器；
所述穩(wěn)壓電路包括電流源、第一NMOS晶體管、第一PMOS晶體管、第二NMOS晶體管；
所述第一NMOS晶體管的漏極與所述第二NMOS晶體管的柵極連接后的共同引出端通過所述電流源與第一外部電源連接；所述第二NMOS晶體管的漏極與第二外部電源連接；
所述第一NMOS晶體管的源極與所述第一PMOS晶體管的源極連接；
所述第一PMOS晶體管的柵極與所述第一PMOS晶體管的漏極連接后的共同引出端接地；
所述第一NMOS晶體管的柵極與所述第二NMOS晶體管的源極連接后的共同引出端作為所述穩(wěn)壓電路的輸出端；
所述穩(wěn)壓電路的輸出端與所述C類運算放大器連接，以向所述C類運算放大器提供電源電壓；
其中，所述第一NMOS晶體管和第一PMOS晶體管，分別設(shè)置為工作在亞閾值區(qū)；
所述C類運算放大器的輸入端作為所述放大電路的輸入端；
所述C類運算放大器的輸出端作為所述放大電路的輸出端。
7.如權(quán)利要求6所述的放大電路，其特征在于：
所述穩(wěn)壓電路的輸出端的輸出電壓信號的電壓值根據(jù)所述第一NMOS晶體管的閾值電壓與所述第一PMOS晶體管的閾值電壓的絕對值之和確定。
8.如權(quán)利要求6所述的放大電路，其特征在于：
所述穩(wěn)壓電路還包括第三NMOS晶體管；
所述第三NMOS晶體管的柵極與所述第一NMOS晶體管的柵極連接；
所述第三NMOS晶體管的源極和漏極連接后接地。
9.如權(quán)利要求6所述的放大電路，其特征在于：
所述第二外部電源的電壓值根據(jù)所述第一NMOS晶體管、所述第二NMOS晶體管、以及所述第一PMOS晶體管確定。
10.如權(quán)利要求6所述的放大電路，其特征在于：
所述第一NMOS晶體管和所述第二NMOS晶體管具有相同的閾值電壓；
所述C類運算放大器包括一個或多個輸入NMOS晶體管以及一個或多個輸入PMOS晶體管；
所述穩(wěn)壓電路中的第一NMOS晶體管與所述C類運算放大器中的每個輸入NMOS晶體管具有相同的閾值電壓；
所述穩(wěn)壓電路中的第一PMOS晶體管與所述C類運算放大器中的每個輸入PMOS晶體管具有相同的閾值電壓。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于北京信息科技大學(xué)，未經(jīng)北京信息科技大學(xué)許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202210096165.8/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
