[發(fā)明專利]集成電路及其制造方法

在審

• 申請?zhí)枺?/td>: 202210091809.4
• 申請日: 2022-01-26
• 公開（公告）號: CN114914250A
• 公開（公告）日: 2022-08-16
• 發(fā)明（設(shè)計）人: 蕭錦濤;曾健庭
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/118
• 分類號: H01L27/118
• 代理公司: 北京德恒律治知識產(chǎn)權(quán)代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種集成電路，包括：

驅(qū)動單元，具有第一單元高度，包括：

第一有源區(qū)和第二有源區(qū)，在所述集成電路的正面沿第一方向延伸；和

第一導(dǎo)線，在所述集成電路的背面沿所述第一方向延伸，并且分別通過第一通孔和第二通孔連接所述第一有源區(qū)和所述第二有源區(qū)；

至少一個傳輸單元，具有不同于所述第一單元高度的第二單元高度，包括：

第三有源區(qū)和第四有源區(qū)，在所述集成電路的正面沿所述第一方向延伸；

第二導(dǎo)線，在所述集成電路的背面沿所述第一方向延伸，并且分別通過第三通孔和第四通孔連接至所述第三有源區(qū)和所述第四有源區(qū)；和

導(dǎo)體，跨越且連接至所述第三有源區(qū)和所述第四有源區(qū)；以及第三導(dǎo)線，位于所述集成電路的背面，并且連接在所述第一導(dǎo)線和所述第二導(dǎo)線之間以在所述驅(qū)動單元和所述至少一個傳輸單元之間傳輸信號。

2.根據(jù)權(quán)利要求1所述的集成電路，其中，所述第一單元高度是所述第二單元高度的兩倍。

3.根據(jù)權(quán)利要求1所述的集成電路，其中，所述第一導(dǎo)線還分別通過第五通孔和第六通孔連接至所述第一有源區(qū)和所述第二有源區(qū)，其中，所述第一通孔和所述第二通孔沿所述第一方向與所述第五通孔和所述第六通孔分隔。

4.根據(jù)權(quán)利要求1所述的集成電路，其中，所述第二導(dǎo)線沿所述第一方向具有大于所述至少一個傳輸單元的多晶硅節(jié)距的長度。

5.根據(jù)權(quán)利要求1所述的集成電路，還包括：

電源軌對，在所述集成電路的背面沿所述第一方向延伸，其中，所述第一導(dǎo)線和所述第二導(dǎo)線設(shè)置在所述電源軌對之間。

6.一種集成電路，包括：

驅(qū)動電路，被配置為通過所述集成電路的正面上的第一導(dǎo)線從第一邏輯電路接收第一信號，并且被配置為通過所述集成電路的背面的第二導(dǎo)線輸出與所述第一信號相關(guān)的第二信號；

至少一個傳輸單元，被配置為在所述集成電路的背面上且連接至所述第二導(dǎo)線的輸入端接收所述第二信號，并且被配置為在所述集成電路的正面上的輸出端輸出第二信號；以及

至少一個接收電路，被配置為通過第三導(dǎo)線接收所述第二信號，并且被配置為將與第二信號相關(guān)聯(lián)的第三信號輸出至第二邏輯電路，其中，所述第三導(dǎo)線位于所述集成電路的正面且連接在所述至少一個傳輸單元的輸出端與所述至少一個接收電路之間。

7.根據(jù)權(quán)利要求6所述的集成電路，還包括：

第四導(dǎo)線，設(shè)置在所述集成電路的背面，其中，所述第四導(dǎo)線連接在所述至少一個接收電路的位于所述集成電路背面上的輸出端與所述第二邏輯電路的輸入端之間以傳輸所述第三信號。

8.根據(jù)權(quán)利要求6所述的集成電路，其中，所述至少一個接收電路包括多個接收電路；

其中，所述第三導(dǎo)線包括在第一層中的多個第一部分和在所述第一層之上的第二層中的第二部分，

其中，所述多個第一部分連接在所述至少一個傳輸電路的輸出端與所述多個接收電路的輸入端之間，并且所述第二部分連接在所述多個第一部分中的至少兩個之間。