[發(fā)明專利]提高裸機(jī)系統(tǒng)并行處理效率的方法、裝置、介質(zhì)及設(shè)備

在審

• 申請(qǐng)?zhí)枺?/td>: 202210085895.8
• 申請(qǐng)日: 2022-01-25
• 公開(kāi)（公告）號(hào): CN114546496A
• 公開(kāi)（公告）日: 2022-05-27
• 發(fā)明（設(shè)計(jì)）人: 姜彥君;楊林;冀連營(yíng)
• 申請(qǐng)（專利權(quán)）人: 北京木牛領(lǐng)航科技有限公司
• 主分類號(hào): G06F9/38
• 分類號(hào): G06F9/38
• 代理公司: 北京國(guó)科程知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11862
• 代理人: 曹曉斐

1.一種提高裸機(jī)系統(tǒng)并行處理效率的方法，其特征在于，包括：

將包含N個(gè)目標(biāo)信息的當(dāng)前幀數(shù)據(jù)輸送到CPU中，其中N為大于1的整數(shù)；

利用所述CPU處理所述當(dāng)前幀數(shù)據(jù)中的第一個(gè)目標(biāo)信息；

利用硬件控制器發(fā)送所述第一個(gè)目標(biāo)信息，同時(shí)所述CPU處理所述當(dāng)前幀數(shù)據(jù)中的第二個(gè)目標(biāo)信息；

利用所述硬件控制器發(fā)送所述當(dāng)前幀數(shù)據(jù)的第i個(gè)目標(biāo)信息，并對(duì)所述當(dāng)前幀數(shù)據(jù)是否處理完成進(jìn)行判斷，若判斷所述當(dāng)前幀數(shù)據(jù)處理未完成，所述CPU繼續(xù)處理所述當(dāng)前幀數(shù)據(jù)中的第i+1個(gè)目標(biāo)信息，否則所述CPU開(kāi)始處理包含M個(gè)信息的下一幀數(shù)據(jù)中的目標(biāo)信息，其中i為大于等于2且小于N的整數(shù)，M為大于1的整數(shù)。

2.如權(quán)利要求1所述的提高裸機(jī)系統(tǒng)并行處理效率的方法，其特征在于，所述若判斷所述當(dāng)前幀數(shù)據(jù)處理未完成，所述CPU繼續(xù)處理所述當(dāng)前幀數(shù)據(jù)中的第i+1個(gè)目標(biāo)信息，否則所述CPU開(kāi)始處理包含M個(gè)信息的下一幀數(shù)據(jù)中的目標(biāo)信息，包括：

當(dāng)i小于N時(shí)，代表所述當(dāng)前幀數(shù)據(jù)處理未完成，所述CPU繼續(xù)處理所述當(dāng)前幀數(shù)據(jù)中的第i+1個(gè)目標(biāo)信息；

當(dāng)i+1等于N時(shí)，代表所述當(dāng)前幀數(shù)據(jù)處理完成，所述CPU開(kāi)始處理包含M個(gè)信息的下一幀數(shù)據(jù)中的目標(biāo)信息。

3.如權(quán)利要求1所述的提高裸機(jī)系統(tǒng)并行處理效率的方法，其特征在于，所述CPU開(kāi)始處理包含M個(gè)信息的下一幀數(shù)據(jù)中的目標(biāo)信息，包括：

在所述CPU處理所述下一幀數(shù)據(jù)的第m個(gè)目標(biāo)信息時(shí)，同時(shí)所述硬件控制器發(fā)送所述下一幀數(shù)據(jù)的第m-1個(gè)目標(biāo)信息，其中m為大于1且小于等于M的整數(shù)。

4.如權(quán)利要求1所述的提高裸機(jī)系統(tǒng)并行處理效率的方法，其特征在于，根據(jù)所述目標(biāo)信息的種類，分別由所述當(dāng)前幀數(shù)據(jù)和所述下一幀數(shù)據(jù)的總長(zhǎng)度，分別確定N和M的數(shù)值。

5.一種提高裸機(jī)系統(tǒng)并行處理效率的裝置，其特征在于，包括：

用于將包含N個(gè)目標(biāo)信息的當(dāng)前幀數(shù)據(jù)輸送到CPU中的模塊，其中N為大于1的整數(shù)；

用于利用所述CPU處理所述當(dāng)前幀數(shù)據(jù)中的第一個(gè)目標(biāo)信息的模塊；

用于利用硬件控制器發(fā)送所述第一個(gè)目標(biāo)信息，同時(shí)所述CPU處理所述當(dāng)前幀數(shù)據(jù)中的第二個(gè)目標(biāo)信息的模塊；

用于利用所述硬件控制器發(fā)送所述當(dāng)前幀數(shù)據(jù)的第i個(gè)目標(biāo)信息，并對(duì)所述當(dāng)前幀數(shù)據(jù)是否處理完成進(jìn)行判斷，若判斷所述當(dāng)前幀數(shù)據(jù)處理未完成，所述CPU繼續(xù)處理所述當(dāng)前幀數(shù)據(jù)中的第i+1個(gè)目標(biāo)信息，否則所述CPU開(kāi)始處理包含M個(gè)信息的下一幀數(shù)據(jù)中的目標(biāo)信息的模塊，其中i為大于等于2且小于N的整數(shù)，M為大于1的整數(shù)。

6.如權(quán)利要求5所述的提高裸機(jī)系統(tǒng)并行處理效率的裝置，其特征在于，所述用于利用所述硬件控制器發(fā)送所述當(dāng)前幀數(shù)據(jù)的第i個(gè)目標(biāo)信息，并對(duì)所述當(dāng)前幀數(shù)據(jù)是否處理完成進(jìn)行判斷，若判斷所述當(dāng)前幀數(shù)據(jù)處理未完成，所述CPU繼續(xù)處理所述當(dāng)前幀數(shù)據(jù)中的第i+1個(gè)目標(biāo)信息，否則所述CPU開(kāi)始處理包含M個(gè)信息的下一幀數(shù)據(jù)中的目標(biāo)信息的模塊，包括：

用于當(dāng)i小于N時(shí)，代表所述當(dāng)前幀數(shù)據(jù)處理未完成，所述CPU繼續(xù)處理所述當(dāng)前幀數(shù)據(jù)中的第i+1個(gè)目標(biāo)信息的模塊；

用于當(dāng)i+1等于N時(shí)，代表所述當(dāng)前幀數(shù)據(jù)處理完成，所述CPU開(kāi)始處理包含M個(gè)信息的下一幀數(shù)據(jù)中的目標(biāo)信息的模塊。

7.如權(quán)利要求6所述的提高裸機(jī)系統(tǒng)并行處理效率的裝置，其特征在于，所述CPU開(kāi)始處理包含M個(gè)信息的下一幀數(shù)據(jù)中的目標(biāo)信息，包括：

在所述CPU處理所述下一幀數(shù)據(jù)的第m個(gè)目標(biāo)信息時(shí)，同時(shí)所述硬件控制器發(fā)送所述下一幀數(shù)據(jù)的第m-1個(gè)目標(biāo)信息，其中m為大于1且小于等于M的整數(shù)。

8.一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其存儲(chǔ)有計(jì)算機(jī)指令，其特征在于，所述計(jì)算機(jī)指令被操作以執(zhí)行權(quán)利要求1-4中任一項(xiàng)所述的提高裸機(jī)系統(tǒng)并行處理效率的方法。

9.一種計(jì)算機(jī)設(shè)備，其包括處理器和存儲(chǔ)器，所述存儲(chǔ)器存儲(chǔ)有計(jì)算機(jī)指令，其中所述處理器操作所述計(jì)算機(jī)指令以執(zhí)行權(quán)利要求1-4中任一項(xiàng)所述的提高裸機(jī)系統(tǒng)并行處理效率的方法。