[發明專利]應用于時域信號的可調量化值的數據壓縮方法

在審

• 申請號: 202210085582.2
• 申請日: 2022-01-24
• 公開（公告）號: CN116527057A
• 公開（公告）日: 2023-08-01
• 發明（設計）人: 洪家祥
• 申請（專利權）人: 固緯電子實業股份有限公司
• 主分類號: H03M7/30
• 分類號: H03M7/30
• 代理公司: 北京寰華知識產權代理有限公司 11408
• 代理人: 何尤玉;郭仁建

一種應用于時域信號的可調量化值的數據壓縮方法，包括于一量化器接收一原始信號以取得該原始信號的一原始信號量；載入一期望數據量和一量化值；根據該量化值壓縮該原始信號，并且將壓縮后的該原始信號送至一數據量比較器；當該原始信號量大于該期望數據量時，則增加該量化值，將該原始信號送回至該量化器，并且重新執行前述根據該量化值壓縮該原始信號，并且將壓縮后的該原始信號送至該數據量比較器；當該原始信號量小于或等于該期望數據量時，輸出該原始信號；本發明將改善傳輸該原始信號的速度和壓縮該原始信號的失真率。

技術領域

一種應用于時域信號的數據壓縮方法，尤指一種應用于時域信號的可調量化值的數據壓縮方法。

背景技術

在現今的科技下，當從一模擬數字轉換器(Analog-to-digital?converter；ADC)儲存大量數據至一計算機(Personal?computer；PC)端時，在ADC和PC端之間會通過一現場可編程門陣列(Field?Programmable?Gate?Array；FPGA)做信號上的編碼以便傳輸。詳細來說，ADC可通過一個JESD204B的信號界面連接至FPGA中的存儲元件，并且FPGA通過一PCIExpress(PCIe)連接至PC端。在FPGA中，信號會使用一離散余弦變換(Discrete?cosinetransform；DCT)的數據處理方式，而當信號送至PC端后，會受到一反離散余弦變換(Inverse?discrete?cosine?transform；IDCT)的處理以還原呈現信號。

當ADC取樣率快速且取樣后的信號比特(bit)數量多時，上述的數據傳輸方式會在數據傳輸速率上受限于FPGA中記憶體的存放速度和PCIe界面的傳輸速度。例如，當ADC每秒取得的數據量高達10千兆比特每秒(Gbps；Gbit/s)以上時，往往因FPGA儲存速度的不足或是PCIe傳輸速度不夠快而導致ADC數據出現不連續的情況，影響傳輸品質。

為了解決上述困境，現今的做法為將ADC的信號中的數據進行壓縮處理，即減少信號的比特以增加傳輸數據的速度。然而，使用現有的數據壓縮方式，在壓縮數據時的一固定壓縮量化值之下，還是過于費時。這使得傳輸數據的速度無法完全受到改善。

另外，根據現有的數據壓縮方式，FPGA將壓縮受到DCT處理后的信號。這意味著，如此的數據壓縮方式將在信號之后受到IDCT的處理還原后，產生數據壓縮前和壓縮后的失真，并且這失真的程度在固定數據壓縮的規格下也無法受到改善。這數據壓縮前和壓縮后的所造成的失真可被定義為這一數據壓縮方法的一失真率，并且以一百分比表示。

綜上所述，目前應用于時域信號的數據壓縮方式有著固定的數據壓縮規格。有著固定的數據壓縮規格即指有著固定的一壓縮量化值來壓縮一固定量數據的信號。這意味著，目前應用于時域信號的數據壓縮方式無法進一步改善傳輸數據的速度和數據收到壓縮后的失真率。

發明內容

有鑒于上述問題，本發明提供一種應用于時域信號的可調量化值的數據壓縮方法，能夠根據期望的受壓縮的數據量動態調整壓縮數據的規格，以改善壓縮數據的速率和失真程度。如此本發明將進一步改善傳輸數據的速度和數據收到壓縮后的失真率。

本發明的該應用于時域信號的可調量化值的數據壓縮方法，由一處理單元執行，包括：

步驟S1：接收一原始信號；

步驟S2：載入一期望數據量和一量化值；

步驟S3：根據該量化值壓縮該原始信號，以產生一壓縮信號，并取得該壓縮信號的一壓縮信號量；

步驟S4：判斷該壓縮信號量是否小于或等于該期望數據量；

步驟S5：當判斷該壓縮信號量大于該期望數據量時，增加該量化值，并且重新執行步驟S3；

步驟S6：當判斷該壓縮信號量小于或等于該期望數據量時，輸出該壓縮信號。