[發明專利]基于FPGA的數字信號測試裝置及方法在審
| 申請號: | 202210074752.7 | 申請日: | 2022-01-21 |
| 公開(公告)號: | CN114487795A | 公開(公告)日: | 2022-05-13 |
| 發明(設計)人: | 袁曉光;臧博;李詩濡;王子安;任愛鋒 | 申請(專利權)人: | 西安電子科技大學 |
| 主分類號: | G01R31/317 | 分類號: | G01R31/317;G01R31/3177 |
| 代理公司: | 陜西電子工業專利中心 61205 | 代理人: | 田文英;王品華 |
| 地址: | 710071*** | 國省代碼: | 陜西;61 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 基于 fpga 數字信號 測試 裝置 方法 | ||
1.一種基于FPGA的數字信號測試裝置,包括電源模塊、通信模塊,其特征在于還包括輸入模擬模塊、輸出采樣模塊和錯誤檢測模塊,該三個模塊構建在FPGA上;其中:
所述電源模塊,用于向FPGA提供電源并調整FPGA的區塊電壓;通過相應電源通道將選通的電源軌輸入至FPGA;
所述通信模塊,用于從上位機處讀入用戶的配置文件,并將其寫入FPGA的配置寄存器和RAM中;并從所述的錯誤檢測模塊中讀取記錄下的內容,并發送給上位機;
所述輸入模擬模塊,用于讀取波形RAM中保存的數據,使用自身的采樣時鐘向被測設備輸出;使用自身的采樣時鐘或者寄存器標志位產生一個觸發信號;
所述輸出采樣模塊,用于使用寄存器標志位選擇采樣模式:若選擇使用與輸出信號同步的采樣模式時,將選通觸發信號作為時序電路時鐘;若選擇使用與輸入同步的采樣模式時,將選通用戶定義的時鐘IO波形信號的輸入作為時序電路時鐘,該IO波形信號并不會被記錄到采樣RAM中;若選擇使用異步采樣模式時,使用本地鎖相環的分頻作為時鐘信號,根據配置使用用戶定義的敏感時鐘IO波形信號的邊沿作為分頻器的同步信號,該IO波形信號將會作為一路通道被記錄到采樣RAM中;將被測設備的IO波形信號的輸出采樣并保存到采樣RAM中,并完成標志信號置位;
所述錯誤檢測模塊,用于將預期RAM的值與采樣RAM的值逐比特進行比較;分別統計每個比較結果中不同比特值之前的預期RAM與采樣RAM中的邊沿數,并分別保存至預期邊沿計數器和采樣邊沿計數器中;固定產生邊沿的RAM指針,對另一個RAM進行搜索,根據搜索結果判斷錯誤類型,并處理錯誤。
2.根據權利要求1所述裝置的一種基于FPGA的數字信號測試方法,其特征在于,輸出采樣模塊支持三種采樣模式,包括:與輸出信號同步的采樣模式、與IO時鐘同步的采樣模式、使用IO邊沿的異步采樣模式;錯誤檢測模塊能夠對采樣結果進行檢測,判斷其是否符合用戶預期并自動計算其邊沿的偏移;該方法的步驟包括如下:
步驟1,載入用戶配置:
(1a)電源模塊向FPGA提供電源并調整FPGA的區塊電壓;通過相應電源通道將選通的電源軌輸入至FPGA;
(1b)通信模塊從上位機處讀入用戶的配置文件,并將其寫入FPGA的配置寄存器和RAM中;
步驟2,向被測設備輸入信號:
(2a)輸入模擬模塊讀取波形RAM中保存的數據,使用自身的采樣時鐘向被測設備輸出;
(2b)輸入模擬模塊使用自身的采樣時鐘或者寄存器標志位產生一個觸發信號;
步驟3,采樣被測設備的輸出信號:
(3a)輸出采樣模塊使用寄存器標志位選擇采樣模式:
若選擇使用與輸出信號同步的采樣模式時,將選通觸發信號作為時序電路時鐘;
若選擇使用與輸入同步的采樣模式時,將選通用戶定義的時鐘IO波形信號的輸入作為時序電路時鐘,該IO波形信號并不會被記錄到采樣RAM中;
若選擇使用異步采樣模式時,使用本地鎖相環的分頻作為時鐘信號,根據配置使用用戶定義的敏感時鐘IO波形信號的邊沿作為分頻器的同步信號,該IO波形信號將會作為一路通道被記錄到采樣RAM中;
(3b)輸出采樣模塊開始工作,將被測設備的IO波形信號的輸出采樣并保存到采樣RAM中,并完成標志信號置位;
步驟4,對采樣RAM進行檢測:
錯誤檢測模塊將預期RAM的值與采樣RAM的值逐比特進行比較;分別統計每個比較結果中不同比特值之前的預期RAM與采樣RAM中的邊沿數,并分別保存至預期邊沿計數器和采樣邊沿計數器中;
步驟5,錯誤檢測模塊固定產生邊沿的RAM指針,對另一個RAM進行搜索,判斷是否找到一個邊沿方向與固定RAM的邊沿方向相同且使得搜索邊沿計數器的值與固定邊沿計數器的值相等的邊沿,若是,則執行步驟6,否則,執行步驟7;
步驟6,處理時序錯誤:
(6a)若預期RAM的指針的值大于采樣RAM的指針的值,則判定該比特的錯誤類型屬于時序超前,將采樣RAM的指針與預期RAM的指針之差作為偏移量;
(6b)若預期RAM的指針的值小于采樣RAM的指針的值,則判定該比特的錯誤類型屬于時序落后,將預期RAM的指針與采樣RAM的指針之差作為偏移量;
步驟7,處理脈沖錯誤:
若分別向前、向后搜索都無法使得搜索邊沿計數器的值與固定邊沿計數器的值相等,將該采樣RAM的比特的錯誤類型為錯誤脈沖或者毛刺;將采樣邊沿計數器的值賦予預期邊沿計數器;
步驟8,向用戶報告結果:
錯誤檢測模塊處理完采樣RAM的所有比特后,通信模塊從錯誤檢測模塊中讀取記錄下的內容,并發送給上位機。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于西安電子科技大學,未經西安電子科技大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202210074752.7/1.html,轉載請聲明來源鉆瓜專利網。





