[發(fā)明專利]一種FPGA并行仿真的海量仿真波形數據切片方法

在審

• 申請?zhí)枺?/td>: 202210073594.3
• 申請日: 2022-01-21
• 公開（公告）號: CN114398217A
• 公開（公告）日: 2022-04-26
• 發(fā)明（設計）人: 李立;劉蒼芹
• 申請（專利權）人: 湖南泛聯(lián)新安信息科技有限公司
• 主分類號: G06F11/26
• 分類號: G06F11/26;G06F16/16
• 代理公司: 長沙市護航專利代理事務所(特殊普通合伙) 43220
• 代理人: 莫曉齊

本發(fā)明公開了一種FPGA并行仿真的海量仿真波形數據切片方法，該方法包括：設置仿真波形切分信息并將導入的FPGA項目劃分為多個獨立子模塊，然后將對應生成的FPGA位流下載至FPGA上并行仿真；選擇調試信號并將仿真波形數據緩存至DDR內存中；訪問仿真波形數據并生成索引文件，并將轉存為VCD仿真波形切片文件與索引文件一起進行保存；解析索引文件得到調試信號列表；選擇需要還原的調試信號即可還原出仿真波形。本發(fā)明基于調試信號的功能模塊及時間軸將海量仿真波形文件切分為大量微型文件并通過創(chuàng)建索引將微型文件組織起來，聚焦于調試所需信號及時段，濾除大量冗余數據，降低對網絡帶寬和CPU處理速度的要求，從而降低了還原仿真波形的時延，提高了調試效率。

技術領域

本發(fā)明涉及計算機程序數據處理技術領域，具體而言，涉及一種FPGA并行仿真的海量仿真波形數據切片方法。

背景技術

現(xiàn)有技術中，F(xiàn)PGA(Field Programmable Gate Array，現(xiàn)場可編輯邏輯門陣列)仿真的仿真波形通常采用VCD格式(Value Change Dump，它是IEEE1364標準(Verilog HDL語言標準)中定義的一種ASCII文件，是一種通用的文件格式)進行記錄，VCD格式文件是IEEE1364標準(Verilog HDL語言標準)中定義的一種ASCII文件(ASCII File文件，指含有用標準ASCII字符集編碼的字符的數據和文本文件)，其記錄了信號的完整變化信息，可以用VCD格式文件來再現(xiàn)仿真。因為VCD格式是Verilog HDL語言標準的一部分，因此所有的Verilog的仿真器都能夠查看VCD格式文件。VCD格式文件通常由三部分組成：頭信息區(qū)、節(jié)點信息區(qū)及數值變化區(qū)，其中頭信息區(qū)包括VCD產生日期、仿真器版本以及仿真時間精度等信息；節(jié)點信息區(qū)主要記錄了哪些變量信號將被記錄在VCD中以及在VCD中對應這些變量信號的標識符；數值變化區(qū)主要記錄那些隨著仿真時間推移發(fā)生變化的變量信號。一般而言，VCD僅記錄信號的變化，因此需要創(chuàng)建檢查點，在檢查點記錄所有要被記錄的信號以為基準，VCD數值變化區(qū)起始位置默認會創(chuàng)建檢查點記錄所有要被記錄的信號之初始值。再現(xiàn)仿真需從檢查點開始順序解析還原波形數據，而無法隨機訪問以獲得仿真波形數據。

FPGA并行仿真時，將用戶設計劃分成子設計分布到多塊FPGA上運行，在每塊FPGA都將配備DDR(Double Data Rate SDRAM，雙倍速率SDRAM)內存，仿真波形數據先緩存在幾十上百塊FPGA標配的DDR內存中，待仿真完成后利用全局時鐘時間戳校準合并重整后轉存為VCD格式仿真波形文件保存在服務端，用戶需通過網絡下載至本地顯示及分析處理。

FPGA并行仿真將產生海量仿真波形數據，按業(yè)界通行做法，仿真需記錄至少1ms內(通常間隔為1ns)信號的變化，哪怕帶寬一位的信號所記錄二進制數據量就達1M位以上，而一次仿真往往需觀察數千位信號波形，記錄的VCD仿真波形文件多達幾十GB，而且大規(guī)模FPGA并行仿真時，仿真波形文件存儲在服務端，訪問速度受制于網絡帶寬，超大型仿真波形文件的分析處理及顯示的主要問題在于時延，當前主流仿真器/仿真波形工具處理此類仿真波形文件數據都需要等待幾十分鐘至數小時不等，其原因在于網絡速度瓶頸及CPU性能瓶頸，無論是下載還是順序解析超大型仿真波形文件都需要大量時間。

鑒于此，研究一種降低時延以提高調試效率的FPGA并行仿真的海量仿真波形數據切片方法是本領域技術人員亟需解決的技術問題。

發(fā)明內容

鑒于此，本發(fā)明提出了一種FPGA并行仿真的海量仿真波形數據切片方法，以克服當前仿真波形文件訪問速度和分析處理時延的問題，該方法能夠降低還原仿真波形的時延，有效提高了調試效率。

本發(fā)明提出的FPGA并行仿真的海量仿真波形數據切片方法，包括：

S1、設置仿真波形切分信息并導入FPGA項目，將導入的FPGA項目劃分為多個獨立子模塊并逐一生成FPGA位流，然后將所生成的FPGA位流分別下載至全局時鐘信號同步的FPGA上并行仿真，其中仿真波形切分信息包括RLM劃分、時間軸切分粒度和仿真文件保存路徑；