[發明專利]光掩模與檢驗光掩模的方法

在審

• 申請號: 202210072824.4
• 申請日: 2022-01-21
• 公開（公告）號: CN114690543A
• 公開（公告）日: 2022-07-01
• 發明（設計）人: 賴建宏;張浩銘;王宣文;楊敬亭;陳政光;黃健朝
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G03F1/38
• 分類號: G03F1/38;G03F1/44;G06F16/583
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 李春秀

本發明實施例涉及光掩模與檢驗光掩模的方法。本發明實施例提供一種光掩模，其包含：多個圖案區域，所述圖案區域中的每一者由相應邊界定義，第一圖案區域包含第一掩模特征；及訓練區域，其相鄰于所述圖案區域的邊界，所述訓練區域包括第一訓練特征，其中所述第一訓練特征與所述第一掩模特征相當。

技術領域

本發明實施例涉及光掩模與檢驗光掩模的方法。

背景技術

集成電路(IC)通過首先在計算機上產生描述集成電路的物理布局的集成電路設計來形成。接著，由IC設計形成光掩模。光掩模在IC制造期間用于圖案化半導體襯底以形成對應于IC設計的芯片上結構。在半導體的生產中，使用紫外光源或例如離子束、X射線、極紫外線(EUV)及深紫外線(DUV)的其它輻射束來執行光刻。光掩模通常在用于在用于產品中的半導體襯底上復制掩模圖像之前檢驗掩模缺陷。如果檢測到掩模缺陷，那么可修復此類缺陷，使得掩模缺陷不復制于半導體襯底上。

然而，隨著特征大小縮小，例如衍射、邊緣效應及干涉的光行為變得更顯著。伴隨復雜設計規則的要求，錯誤識別掩模缺陷的問題加重。檢視檢驗結果及人工過濾待修復缺陷及錯誤識別缺陷將引起沉重人力負擔且劣化總生產率。

發明內容

本發明的實施例涉及一種光掩模，其包括：多個圖案區域，所述圖案區域中的每一者由相應邊界定義，第一圖案區域包括第一掩模特征；及訓練區域，其相鄰于所述圖案區域的邊界，所述訓練區域包括第一訓練特征，其中所述第一訓練特征與所述第一掩模特征相當。

本發明的實施例涉及一種用于檢驗光掩模的方法，其包括：接收第一設計數據庫；基于所述第一設計數據庫來產生數據庫訓練圖像；通過掃描光掩模的訓練區域來獲得掩模訓練圖像；比較所述數據庫訓練圖像與所述掩模訓練圖像；基于比較所述數據庫訓練圖像與所述掩模訓練圖像的結果來產生第二設計數據庫；及比較所述光掩模的圖案區域中的掩模特征與源自所述第二設計數據庫的初始數據庫圖像。

本發明的實施例涉及一種用于檢驗光掩模的方法，其包括：接收第一設計數據庫；接收基于所述第一設計數據庫所制造的光掩模的掩模圖像；基于所述第一設計數據庫來產生第一數據庫圖像；比較所述第一數據庫圖像與所述掩模圖像；及基于比較所述第一數據庫圖像與所述掩模圖像的結果通過調整所述第一設計數據庫來產生第二設計數據庫。

附圖說明

從結合附圖解讀的以下詳細描述最佳理解本發明實施例的方面。應注意，根據行業標準做法，各種特征未按比例繪制。事實上，為使討論清楚，可任意增大或減小各種特征的尺寸。

圖1展示表示根據本發明的一些實施例的通過利用光掩模來形成半導體裝置的方法的流程圖。

圖2展示表示根據本發明的一些實施例的檢驗光掩模的方法的流程圖。

圖3展示根據本發明的一些實施例的檢驗光掩模的流程圖。

圖4展示根據本發明的一些實施例的用于對光掩模執行檢驗的系統的框圖。

圖5是展示根據本發明的一些實施例的光掩模的圖案化表面及光掩模上的虛設圖案的放大圖的示意圖。

圖6是展示根據本發明的一些實施例的光掩模的圖案化表面及檢驗區域的大小的示意圖。

圖7展示根據本發明的一些實施例的比較數據庫圖像與掩模圖像的流程圖。

圖8A展示表示根據本發明的一些實施例的檢驗光掩模的方法的流程圖。

圖8B展示表示根據本發明的一些實施例的檢驗光掩模的方法的流程圖。

圖9展示根據本發明的一些實施例的用于制造光掩模及對光掩模執行檢驗的系統的框圖。

圖10是展示根據本發明的一些實施例的光掩模的圖案化表面及光掩模的圖案化表面上的虛設圖案、訓練區域及圖案區域的放大圖的示意圖。