[發(fā)明專利]一種兩步式建立的自舉采樣開關(guān)電路及集成電路在審
| 申請(qǐng)?zhí)枺?/td> | 202210070538.4 | 申請(qǐng)日： | 2022-01-21 |
| 公開（公告）號(hào)： | CN114374388A | 公開（公告）日： | 2022-04-19 |
| 發(fā)明（設(shè)計(jì)）人： | 周雄;楊本能 | 申請(qǐng)（專利權(quán)）人： | 芯聚威科技（成都）有限公司 |
| 主分類號(hào)： | H03M1/12 | 分類號(hào)： | H03M1/12 |
| 代理公司： | 成都中絡(luò)智合知識(shí)產(chǎn)權(quán)代理有限公司 51300 | 代理人： | 喻依豐 |
| 地址： | 610041 四川省成都市高新區(qū)*** | 國(guó)省代碼： | 四川;51 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 一種 兩步式 建立 采樣 開關(guān)電路 集成電路 | ||
1.一種兩步式建立的自舉采樣開關(guān)電路，包括相互連接的自舉電路和開關(guān)電路，所述自舉電路包括NMOS管Ms2，開關(guān)電路包括NMOS管Ms1，Ms1的源端接輸出端Vout，Ms2的源端、Ms1的漏端和輸入端Vin連接，其特征在于：
還包括第一傳輸門開關(guān)T1和第二傳輸門開關(guān)T2；所述第一傳輸門開關(guān)T1的一端接Ms2的源端，另一端接共模電壓Vcm；所述第二傳輸門開關(guān)T2的一端接Ms2的源端，另一端接輸入端Vin和Ms1的漏端；
以及時(shí)序控制電路，用于分別產(chǎn)生第一采樣信號(hào)Clks，控制第一傳輸門開關(guān)T1的短脈沖Clkvcm和控制第二傳輸門開關(guān)T2的第二采樣信號(hào)Clkvin。
2.根據(jù)權(quán)利要求1所述的一種兩步式建立的自舉采樣開關(guān)電路，其特征在于：所述第一傳輸門開關(guān)T1和第二傳輸門開關(guān)T2采用相同結(jié)構(gòu)設(shè)置，由第一非門、PMOS管M3和NMOS管M4各一個(gè)組成；所述NMOS管M4的源端接PMOS管M3的漏端形成第一連接端，所述NMOS管M4的漏端接PMOS管M3的源端形成第二連接端，所述NMOS管M4的柵端同時(shí)接第一非門輸入端和第一采樣信號(hào)Clks，第一非門輸出端接PMOS管的柵端。
3.根據(jù)權(quán)利要求1所述的一種兩步式建立的自舉采樣開關(guān)電路，其特征在于：所述時(shí)序控制電路包括用于產(chǎn)生原始時(shí)鐘Clk0的時(shí)鐘信號(hào)單元，所述Clk0依次連接第二非門和第三非門，所述第二非門的輸出端或者第三非門的輸入端作為Clks；原始始終Clk0、Clk0經(jīng)延遲td后分別作為與非門的兩個(gè)輸入端輸入，與非門的輸出端依次連接第四非門、第五非門和第六非門，所述第六非門的輸出端作為Clkvcm；所述第三非門的輸出端、第四非門的輸出端或者第五非門的輸入端作為異或門的兩個(gè)輸入端在依次連接第七非門和第八非門，所述第八非門的輸出端作為第二采樣信號(hào)Clkvin。
4.一種集成電路，其特征在于：包括權(quán)利要求1-3任一項(xiàng)所述的兩步式建立的自舉采樣開關(guān)電路。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于芯聚威科技（成都）有限公司，未經(jīng)芯聚威科技（成都）有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請(qǐng)聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202210070538.4/1.html，轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
