[發明專利]混合鍵合結構及混合鍵合方法

在審

• 申請號: 202210069940.0
• 申請日: 2022-01-21
• 公開（公告）號: CN114420660A
• 公開（公告）日: 2022-04-29
• 發明（設計）人: 邢程;朱振華
• 申請（專利權）人: 芯盟科技有限公司
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L25/18;H01L21/50;H01L21/60
• 代理公司: 上海盈盛知識產權代理事務所(普通合伙) 31294
• 代理人: 趙娟娟

本發明公開了一種混合鍵合結構及混合鍵合方法。本發明通過設計鍵合墊呈陣列均勻分布于鍵合層中，實現工藝均勻性最大化，提高了待鍵合晶圓表面平整度，實現提供可靠的鍵合質量和上下晶圓的可靠電性連接。由于鍵合墊呈陣列均勻分布于鍵合層中，鍵合界面的鍵合墊可以在單個圖案化過程中制成，從而降低了工藝成本；在上下晶圓需要連通電路處，采用金屬走線與鍵合墊電性連接，在不需要連通電路處，金屬走線與鍵合墊無電性連接，既降低了走線設計難度以及鍵合墊制備工藝成本，又不會影響鍵合的晶圓中的連通電路。

技術領域

本發明涉及半導體技術領域，尤其涉及一種混合鍵合結構及混合鍵合方法。

背景技術

隨著人們對電子產品的要求向小型化、多功能、環保型等方向的發展，由此產生了許多新技術、新材料和新設計。通過改進工藝技術、電路設計、編程算法和制造工藝，將諸如存儲單元的平面半導體器件縮放到更小的尺寸。然而，隨著半導體器件的特征尺寸日益接近物理極限，平面工藝和制造技術變得具有挑戰性且成本昂貴。三維(3D)堆疊半導體器件架構可以解決一些平面半導體器件(例如，閃存器件)中的密度限制。

在用于堆疊半導體襯底的各種技術中，混合鍵合由于在鍵合過程中同步將電路引線接通，成為當前三維集成技術研發的重點。對于混合鍵合工藝，由于要在完成晶圓鍵合的同時實現晶圓之間電性連接，對待鍵合晶圓的表面形貌具有超高要求，特別是對鍵合界面工藝的均勻性、一致性要求很高。然而，由于目前鍵合界面的鍵合墊是在后設計的，鍵合墊圖形分布是非均勻的。如圖6所示，混合鍵合結構中，第一晶圓的第一金屬走線611與第二晶圓的第二金屬走線621分別與鍵合后的鍵合墊組63電性連接，由于鍵合墊組分布是非均勻的，導致待鍵合晶圓的表面無法保證平整度，特別是無法保證不同介質之間的平整度，因而無法提供可靠的鍵合質量和上下晶圓的可靠電性連接。

發明內容

本發明的目的在于提供一種混合鍵合結構及混合鍵合方法，以解決現有混合鍵合工藝中待鍵合晶圓的表面無法保證平整度，無法提供可靠的鍵合質量和上下晶圓的可靠電性連接的技術問題。

為了實現上述目的，本發明提供了一種混合鍵合結構，包括相對設置的第一晶圓和第二晶圓；所述第一晶圓具有至少一第一金屬走線，所述第一金屬走線上覆蓋有第一鍵合層，所述第一鍵合層中陣列分布有多個第一鍵合墊；所述第二晶圓具有至少一第二金屬走線，所述第二金屬走線上覆蓋有第二鍵合層，所述第二鍵合層中陣列分布有多個第二鍵合墊；其中，所述第一金屬走線與鍵合在一起的鍵合墊組中的所述第一鍵合墊電性連接，所述第二金屬走線與所述鍵合墊組中的所述第二鍵合墊電性連接。

為了實現上述目的，本發明還提供了一種混合鍵合方法，包括如下步驟：提供待鍵合的具有至少一第一金屬走線的第一晶圓，在所述第一金屬走線上形成第一鍵合層，根據預先設計的EDA路徑在所述第一鍵合層中形成陣列分布的多個第一鍵合墊，且至少一所述第一鍵合墊與所述第一金屬走線電性連接；提供待鍵合的具有至少一第二金屬走線的第二晶圓，在所述第二金屬走線上形成第二鍵合層，根據所述預先設計的EDA路徑在所述第二鍵合層中形成陣列分布的多個第二鍵合墊，且至少一所述第二鍵合墊與所述第二金屬走線電性連接；將所述第一鍵合墊與對應的所述第二鍵合墊鍵合，其中，所述第一金屬走線與鍵合在一起的鍵合墊組中的所述第一鍵合墊電性連接，所述第二金屬走線與所述鍵合墊組中的所述第二鍵合墊電性連接。

本發明通過設計鍵合墊呈陣列均勻分布于鍵合層中，實現工藝均勻性最大化，提高了待鍵合晶圓表面平整度，實現提供可靠的鍵合質量和上下晶圓的可靠電性連接。由于鍵合墊呈陣列均勻分布于鍵合層中，鍵合界面的鍵合墊可以在單個圖案化過程中制成，從而降低了工藝成本；在上下晶圓需要連通電路處，采用金屬走線與鍵合墊電性連接，在不需要連通電路處，金屬走線與鍵合墊無電性連接，既降低了走線設計難度以及鍵合墊制備工藝成本，又不會影響鍵合的晶圓中的連通電路。通過保持鍵合墊暴露的上表面與相應鍵合層的上表面齊平，進一步提高了待鍵合晶圓表面平整度。

附圖說明

圖1為本發明一實施例提供的混合鍵合結構的結構示意圖；