[發(fā)明專(zhuān)利]半導(dǎo)體裝置

在審

• 申請(qǐng)?zhí)枺?/td>: 202210066604.0
• 申請(qǐng)日: 2022-01-20
• 公開(kāi)（公告）號(hào): CN114792657A
• 公開(kāi)（公告）日: 2022-07-26
• 發(fā)明（設(shè)計(jì)）人: 蔡國(guó)強(qiáng);林昕篁;陳志輝
• 申請(qǐng)（專(zhuān)利權(quán)）人: 臺(tái)灣積體電路制造股份有限公司
• 主分類(lèi)號(hào): H01L21/8234
• 分類(lèi)號(hào): H01L21/8234;H01L27/088
• 代理公司: 隆天知識(shí)產(chǎn)權(quán)代理有限公司 72003
• 代理人: 黃艷

本公開(kāi)涉及一種半導(dǎo)體裝置，其中，一或多個(gè)主動(dòng)區(qū)結(jié)構(gòu)各自在垂直方向中垂直地向外凸出基板，并在第一水平方向中水平延伸。源極/漏極構(gòu)件在垂直方向中位于主動(dòng)區(qū)結(jié)構(gòu)上。源極/漏極接點(diǎn)在垂直方向中位于源極/漏極構(gòu)件上。源極/漏極接點(diǎn)包括底部與頂部。保護(hù)襯墊層位于源極/漏極接點(diǎn)的頂部的側(cè)表面上，但不位于源極/漏極接點(diǎn)的底部的側(cè)表面上。

技術(shù)領(lǐng)域

本發(fā)明實(shí)施例一般關(guān)于半導(dǎo)體裝置，特別關(guān)于場(chǎng)效晶體管如平面場(chǎng)效晶體管、三維鰭狀場(chǎng)效晶體管、或全繞式柵極裝置。

背景技術(shù)

半導(dǎo)體集成電路產(chǎn)業(yè)已經(jīng)歷指數(shù)成長(zhǎng)。集成電路材料與設(shè)計(jì)的技術(shù)進(jìn)展，使每一代的集成電路比前一代具有更小且更復(fù)雜的電路。在集成電路演進(jìn)中，功能密度(比如單位芯片面積的內(nèi)連線裝置數(shù)目)通常隨著幾何尺寸(比如采用的制作工藝所能產(chǎn)生的最小構(gòu)件或線路)縮小而增加。尺寸縮小的工藝一般有利于增加產(chǎn)能并降低相關(guān)成本。尺寸縮小亦會(huì)增加處理與制造集成電路的復(fù)雜度。

舉例來(lái)說(shuō)，隨著半導(dǎo)體裝置持續(xù)縮小，柵極接點(diǎn)與附近的源極/漏極接點(diǎn)之間可能更容易發(fā)生橋接(如電性短路)。不幸的是，避免這些橋接問(wèn)題的現(xiàn)有方法可能會(huì)增加電阻及/或縮小源極/漏極外延著陸區(qū)。如此一來(lái)，會(huì)劣化裝置效能。

雖然制作半導(dǎo)體裝置的現(xiàn)有方法通常適用，但無(wú)法符合所有方面的需求。

發(fā)明內(nèi)容

本發(fā)明一實(shí)施例關(guān)于半導(dǎo)體裝置。半導(dǎo)體裝置包括一或多個(gè)主動(dòng)區(qū)結(jié)構(gòu)，各自在垂直方向中垂直地向外凸出基板，并在第一水平方向中水平延伸。半導(dǎo)體裝置包括源極/漏極構(gòu)件，在垂直方向中位于主動(dòng)區(qū)結(jié)構(gòu)上。半導(dǎo)體裝置包括源極/漏極接點(diǎn)，在垂直方向中位于源極/漏極構(gòu)件上。源極/漏極接點(diǎn)包括底部與頂部。半導(dǎo)體裝置包括保護(hù)襯墊層，位于源極/漏極接點(diǎn)的頂部的側(cè)表面上，但不位于源極/漏極接點(diǎn)的底部的側(cè)表面上。

本發(fā)明另一實(shí)施例關(guān)于半導(dǎo)體裝置。半導(dǎo)體裝置包括一或多個(gè)鰭狀結(jié)構(gòu)，各自在垂直方向中垂直地凸出基板并在第一水平方向中水平延伸。半導(dǎo)體裝置包括外延源極/漏極，在垂直方向中位于鰭狀結(jié)構(gòu)上。半導(dǎo)體裝置包括源極/漏極接點(diǎn)，在垂直方向中位于外延源極/漏極上。源極/漏極接點(diǎn)包括上側(cè)部分與下側(cè)部分。在垂直方向與垂直于第一水平方向的第二水平方向所定義的剖面中，下側(cè)部分具有斜向輪廓且最大寬度大于上側(cè)部分的最大寬度。

本發(fā)明又一實(shí)施例關(guān)于半導(dǎo)體裝置的形成方法。提供集成電路裝置，其包括主動(dòng)區(qū)、源極/漏極構(gòu)件形成于主動(dòng)區(qū)上、柵極結(jié)構(gòu)形成于主動(dòng)區(qū)上并與源極/漏極構(gòu)件相鄰、以及層間介電層形成于源極/漏極構(gòu)件上。蝕刻開(kāi)口于源極/漏極構(gòu)件上。開(kāi)口部分地延伸穿過(guò)層間介電層但不露出源極/漏極構(gòu)件的上側(cè)表面。形成保護(hù)襯墊層于開(kāi)口的側(cè)壁上。移除源極/漏極構(gòu)件的上側(cè)表面上的層間介電層的保留部分，以露出源極/漏極構(gòu)件的上側(cè)表面。形成源極/漏極接點(diǎn)于開(kāi)口中。形成柵極接點(diǎn)于柵極結(jié)構(gòu)上。

附圖說(shuō)明

圖1A是本發(fā)明多種實(shí)施例中，鰭狀場(chǎng)效晶體管形式的集成電路裝置的透視圖。

圖1B是本發(fā)明多種實(shí)施例中，鰭狀場(chǎng)效晶體管形式的集成電路裝置的平面上視圖。

圖1C是本發(fā)明多種實(shí)施例中，全繞式柵極裝置形式的集成電路裝置的透視圖。

圖2A至8A是本發(fā)明多種實(shí)施例中，集成電路裝置在多種制作階段的X剖面的剖視圖。

圖2B至8B是本發(fā)明多種實(shí)施例中，集成電路裝置在多種制作階段的Y剖面的剖視圖。

圖2C至8C是本發(fā)明多種實(shí)施例中，集成電路裝置在多種制作階段的平面上視圖。

圖9是本發(fā)明多種實(shí)施例中，靜態(tài)隨機(jī)存取存儲(chǔ)器單元的電路圖。

圖10是本發(fā)明多種實(shí)施例中，制造系統(tǒng)的方框圖。

圖11是本發(fā)明多種實(shí)施例中，制作半導(dǎo)體裝置的方法的流程圖。

附圖標(biāo)記說(shuō)明：