[發(fā)明專利]一種用于存算融合式處理器架構(gòu)的定點(diǎn)數(shù)據(jù)動態(tài)截位方法在審
| 申請?zhí)枺?/td> | 202210062334.6 | 申請日: | 2022-01-19 |
| 公開(公告)號: | CN114416021A | 公開(公告)日: | 2022-04-29 |
| 發(fā)明(設(shè)計(jì))人: | 肖貞杰;劉玉;胡孔陽;韓瓊磊;劉金良;周潔 | 申請(專利權(quán))人: | 安徽芯紀(jì)元科技有限公司 |
| 主分類號: | G06F7/499 | 分類號: | G06F7/499;G06F7/48;G06F7/50 |
| 代理公司: | 合肥律眾知識產(chǎn)權(quán)代理有限公司 34147 | 代理人: | 趙娟 |
| 地址: | 230000 安徽省合肥市高新*** | 國省代碼: | 安徽;34 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 一種 用于 融合 處理器 架構(gòu) 定點(diǎn) 數(shù)據(jù) 動態(tài) 方法 | ||
本發(fā)明公開了一種用于存算融合式處理器架構(gòu)的定點(diǎn)數(shù)據(jù)動態(tài)截位方法,將輸入的定點(diǎn)數(shù)據(jù)d_in中的截位數(shù)據(jù)d_cut,根據(jù)舍入模式向定點(diǎn)數(shù)據(jù)d_in高位的有效數(shù)據(jù)d_valid進(jìn)行舍入進(jìn)位處理,再對舍入進(jìn)位處理后的精確值d_precise的低out_w位進(jìn)行飽和處理后輸出,得到定點(diǎn)數(shù)據(jù)d_in截位后的輸出值d_out;舍入進(jìn)位處理由定點(diǎn)數(shù)據(jù)d_in的二進(jìn)制整數(shù)部分加上進(jìn)位值完成,進(jìn)位值由二進(jìn)制小數(shù)部分與特殊值相加形成,不同舍入模式對應(yīng)不同特殊值。本發(fā)明兼容IEEE 754中的五種標(biāo)準(zhǔn)舍入模式,解決了現(xiàn)有定點(diǎn)數(shù)據(jù)截位方法定點(diǎn)舍入模式單一的問題。
技術(shù)領(lǐng)域
本發(fā)明涉及定點(diǎn)數(shù)據(jù)截位處理技術(shù)領(lǐng)域,尤其是一種用于存算融合式處理器架構(gòu)的定點(diǎn)數(shù)據(jù)動態(tài)截位方法。
背景技術(shù)
數(shù)字信號處理(DSP)技術(shù)的不斷發(fā)展,具有高速的數(shù)據(jù)處理能力和強(qiáng)大的指令系統(tǒng),能夠快速、實(shí)時地實(shí)現(xiàn)各種數(shù)字信號處理運(yùn)算,在各個領(lǐng)域得到應(yīng)用。定點(diǎn)DSP芯片相較于浮點(diǎn)DSP芯片,還具有價(jià)格較低、運(yùn)算速度較快、占用內(nèi)存單元較少等特點(diǎn),應(yīng)用更為廣泛。
定點(diǎn)DSP芯片的處理器架構(gòu)內(nèi)部采用二進(jìn)制補(bǔ)碼表示數(shù)據(jù),若不經(jīng)過特殊處理,數(shù)據(jù)就是定點(diǎn)形式。在數(shù)字信號處理過程中,大量乘、加運(yùn)算會導(dǎo)致數(shù)據(jù)位寬的增加,從而需要增加硬件邏輯單元數(shù)量,需要對數(shù)據(jù)進(jìn)行截位。
目前,在定點(diǎn)數(shù)據(jù)截位電路中,為提高有效數(shù)據(jù)的精度,還需對截掉的尾數(shù)進(jìn)一步進(jìn)行舍入處理,而現(xiàn)有定點(diǎn)數(shù)據(jù)截位電路存在定點(diǎn)舍入模式單一的缺點(diǎn)。此外,現(xiàn)有的定點(diǎn)數(shù)據(jù)截位采用截取位寬固定的靜態(tài)截位方式,當(dāng)截取位寬需要根據(jù)需求變化時,便無法滿足需求,存在不具有可擴(kuò)展性、通用性低的缺點(diǎn)。
發(fā)明內(nèi)容
針對現(xiàn)有定點(diǎn)數(shù)據(jù)截位處理方式存在的上述問題,本發(fā)明提供了一種用于存算融合式處理器架構(gòu)的定點(diǎn)數(shù)據(jù)動態(tài)截位方法。
一種用于存算融合式處理器架構(gòu)的定點(diǎn)數(shù)據(jù)動態(tài)截位方法,將輸入的定點(diǎn)數(shù)據(jù)d_in中的截位數(shù)據(jù)d_cut,根據(jù)舍入模式向定點(diǎn)數(shù)據(jù)d_in高位的有效數(shù)據(jù)d_valid進(jìn)行舍入進(jìn)位處理,再對舍入進(jìn)位處理后的精確值d_precise的低out_w位進(jìn)行飽和處理后輸出,得到定點(diǎn)數(shù)據(jù)d_in截位后的輸出值d_out。
進(jìn)一步的,舍入進(jìn)位處理由定點(diǎn)數(shù)據(jù)d_in的二進(jìn)制整數(shù)部分加上進(jìn)位值完成,進(jìn)位值由二進(jìn)制小數(shù)部分與特殊值相加形成,不同舍入模式對應(yīng)不同特殊值。
進(jìn)一步的,舍入進(jìn)位處理具體包括以下步驟:
步驟A1,將定點(diǎn)數(shù)據(jù)d_in算術(shù)右移cut_n位,并在高位補(bǔ)上定點(diǎn)數(shù)據(jù)d_in的符號位,得到有效數(shù)移位值d_arsht,其中cut_n為截取位寬;
步驟A2,將定點(diǎn)數(shù)據(jù)d_in的低cut_max位邏輯左移cut_max-cut_n位,低位補(bǔ)0,得到的截位值d_llsht,其中cut_max=in_w-out_w為最大截取位寬,in_w為輸入位寬,out_w為輸出位寬;
步驟A3,對截位值d_llsht進(jìn)行數(shù)據(jù)壓縮,將其從cut_max位壓縮至2位,得到截位壓縮值d_cut_zip,壓縮算法為d_cut_zip[1]=d_llsht[cut_max-1],d_cut_zip[0]等于d_llsht低cut_max-1位數(shù)據(jù)進(jìn)行位或運(yùn)算的結(jié)果值;
步驟A4,將截位壓縮值與特殊值相加,得到進(jìn)位值(0或1);
步驟A5,將有效數(shù)移位值d_arsht與進(jìn)位值相加,得到精確值d_precise。
進(jìn)一步的,飽和處理方式為:
當(dāng)精確值d_precise為正數(shù)且其值超出out_w位所能表示的正數(shù)范圍時,則發(fā)生上溢,輸出值d_out等于out_w位的011…1;
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于安徽芯紀(jì)元科技有限公司,未經(jīng)安徽芯紀(jì)元科技有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202210062334.6/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
G06F 電數(shù)字?jǐn)?shù)據(jù)處理
G06F7-00 通過待處理的數(shù)據(jù)的指令或內(nèi)容進(jìn)行運(yùn)算的數(shù)據(jù)處理的方法或裝置
G06F7-02 .比較數(shù)字值的
G06F7-06 .將單個記錄載體上的數(shù)據(jù)進(jìn)行排序、選擇、合并或比較的裝置
G06F7-22 .用于排序或合并在連續(xù)記錄載體
G06F7-38 .只利用數(shù)制表示,例如利用二進(jìn)制、三進(jìn)制、十進(jìn)制表示來完成計(jì)算的方法或裝置
G06F7-58 .隨機(jī)數(shù)或偽隨機(jī)數(shù)發(fā)生器





