[發(fā)明專利]半導(dǎo)體結(jié)構(gòu)及其制備方法在審
| 申請?zhí)枺?/td> | 202210060771.4 | 申請日: | 2022-01-19 |
| 公開(公告)號: | CN116525543A | 公開(公告)日: | 2023-08-01 |
| 發(fā)明(設(shè)計)人: | 張世明;文浚碩;肖德元;洪玟基;李庚澤;金若蘭 | 申請(專利權(quán))人: | 長鑫存儲技術(shù)有限公司 |
| 主分類號: | H01L21/8234 | 分類號: | H01L21/8234;H01L27/088;H10B12/00 |
| 代理公司: | 華進(jìn)聯(lián)合專利商標(biāo)代理有限公司 44224 | 代理人: | 姚姝婭 |
| 地址: | 230601 安徽省合肥市*** | 國省代碼: | 安徽;34 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 半導(dǎo)體 結(jié)構(gòu) 及其 制備 方法 | ||
本申請實施例涉及一種半導(dǎo)體結(jié)構(gòu)及其制備方法。該方法包括:提供開設(shè)有第一溝槽且包括位于相鄰第一溝槽之間的有源柱體的基底;于有源柱體內(nèi)形成底部高于或等于第一溝槽的底部的第二溝槽;于第一溝槽內(nèi)形成第一介質(zhì)層及保護(hù)層,第一介質(zhì)層位于保護(hù)層與有緣柱體之間,且第一介質(zhì)層的上表面低于有緣柱體的上表面;于第一溝槽暴露出的側(cè)壁及第二溝槽的側(cè)壁形成第二介質(zhì)層,第二介質(zhì)層與保護(hù)層之間形成有第三溝槽,第二介質(zhì)層之間形成有第四溝槽;于第三溝槽及第四溝槽內(nèi)形成字線結(jié)構(gòu);于字線結(jié)構(gòu)上形成與保護(hù)層間隔設(shè)置且與有源柱體相接觸的接觸結(jié)構(gòu)。降低了半導(dǎo)體結(jié)構(gòu)的漏電流,改善了半導(dǎo)體結(jié)構(gòu)的泄露特性。
技術(shù)領(lǐng)域
本申請實施例涉及半導(dǎo)體技術(shù)領(lǐng)域,特別是涉及一種半導(dǎo)體結(jié)構(gòu)及其制備方法。
背景技術(shù)
垂直全包圍柵極晶體管(VGAA,Vertical?Gate-all-around)中,晶體管的溝槽區(qū)在垂直于襯底表面的方向上延伸,這有利于提高具有該晶體管的半導(dǎo)體結(jié)構(gòu)的面積利用率,實現(xiàn)特征尺寸的進(jìn)一步縮小,隨著晶體管尺寸的縮小,垂直全包圍柵極晶體管中源極區(qū)和漏極區(qū)之間的距離逐漸縮短,柵極對溝道的控制能力變差,使亞閾值漏電(subthresholdleakage)現(xiàn)象,即所謂的短溝道效應(yīng)(short-channel?effects,SCE)更容易發(fā)生,晶體管的溝道漏電流增大,進(jìn)而影響晶體管的性能,如何降低晶體管的溝道漏電流成為急需解決的問題。
發(fā)明內(nèi)容
本申請實施例提供了一種半導(dǎo)體結(jié)構(gòu)及其制備方法,可以優(yōu)化柵極對溝道的控制能力,達(dá)到降低晶體管的溝道漏電流的目的。
本申請?zhí)峁┮环N半導(dǎo)體結(jié)構(gòu)的制備方法,包括:
提供基底,基底中開設(shè)有第一溝槽,基底包括位于相鄰第一溝槽之間的有源柱體;
于有源柱體內(nèi)形成第二溝槽,第二溝槽的底部高于或等于第一溝槽的底部;
于第一溝槽內(nèi)形成第一介質(zhì)層及保護(hù)層,第一介質(zhì)層位于保護(hù)層與有源柱體之間,且第一介質(zhì)層的上表面低于有源柱體的上表面,以暴露出第一溝槽的部分側(cè)壁;
于第一溝槽暴露出的側(cè)壁及第二溝槽的側(cè)壁形成第二介質(zhì)層,第二介質(zhì)層與保護(hù)層之間形成有第三溝槽,第二介質(zhì)層之間形成有第四溝槽;
于第三溝槽及第四溝槽內(nèi)形成字線結(jié)構(gòu);
于字線結(jié)構(gòu)上形成接觸結(jié)構(gòu),接觸結(jié)構(gòu)與保護(hù)層間隔設(shè)置,且接觸結(jié)構(gòu)與有源柱體相接觸。
在其中一個實施例中,于有源柱體內(nèi)形成第二溝槽包括:
于有源柱體上形成第一圖形化掩膜層,第一圖形化掩膜層定義出第二溝槽的形狀及位置;
于第一溝槽的側(cè)壁形成第一介質(zhì)材料層,第一介質(zhì)材料層沿第一溝槽的側(cè)壁延伸覆蓋在第一圖形化掩膜層的側(cè)壁;
于第一溝槽內(nèi)形成保護(hù)材料層;
去除第一圖形化掩膜層及其下方的至少部分有源柱體,形成第二溝槽。
在其中一個實施例中,保護(hù)材料層的上表面與第一圖形化掩膜層的上表面相齊平,去除第一圖形化掩膜層及其下方的至少部分有源柱體的同時,還包括:
去除部分保護(hù)材料層,保留的保護(hù)材料層即為保護(hù)層;
其中,在相同的去除條件下,去除保護(hù)材料層的速率小于去除有源柱體的速率。
在其中一個實施例中,有源柱體的上表面形成有第三介質(zhì)層,第一圖形化掩膜層位于第三介質(zhì)層的上表面;去除第一圖形化掩膜層及其下方的至少部分有源柱體包括:
去除第一圖形化掩膜層;
去除第一圖形化掩膜層下方的第三介質(zhì)層;
去除第一圖形化掩膜層下方的至少部分有源柱體。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于長鑫存儲技術(shù)有限公司,未經(jīng)長鑫存儲技術(shù)有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202210060771.4/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造
- 卡片結(jié)構(gòu)、插座結(jié)構(gòu)及其組合結(jié)構(gòu)
- 鋼結(jié)構(gòu)平臺結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 單元結(jié)構(gòu)、結(jié)構(gòu)部件和夾層結(jié)構(gòu)
- 鋼結(jié)構(gòu)扶梯結(jié)構(gòu)
- 鋼結(jié)構(gòu)隔墻結(jié)構(gòu)
- 鋼結(jié)構(gòu)連接結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機(jī)械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機(jī)械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)





