[發明專利]變頻控制器及控制方法、芯片、設備、存儲介質

在審

• 申請號: 202210051247.0
• 申請日: 2022-01-17
• 公開（公告）號: CN114420177A
• 公開（公告）日: 2022-04-29
• 發明（設計）人: 陳哲
• 申請（專利權）人: 海寧奕斯偉集成電路設計有限公司;北京奕斯偉計算技術有限公司
• 主分類號: G11C7/10
• 分類號: G11C7/10
• 代理公司: 北京市立方律師事務所 11330
• 代理人: 張筱寧

本申請實施例提供了一種變頻控制器及控制方法、芯片、設備、存儲介質。該變頻控制器，包括：固件存取存儲模塊，被配置用于存儲變頻固件；變頻管理模塊，與固件存取存儲模塊連接，并被配置用于與系統級芯片的系統控制模塊連接，以接收由系統控制模塊發出的變頻請求信號和目標頻率信息，根據變頻請求信號調取變頻固件，并基于變頻固件和目標頻率信息確定針對動態隨機存儲器的變頻指令；變頻執行模塊，與變頻管理模塊連接，被配置用于執行變頻指令。本申請實施例的變頻控制器可以代替系統級芯片中系統級芯片接管動態隨機存儲器的變頻操作，不僅能夠實現動態變頻，而且變頻過程無需系統控制模塊過多參與，極大地節約了系統控制模塊的資源。

技術領域

本申請涉及集成電路技術領域，具體而言，本申請涉及一種變頻控制器及控制方法、芯片、設備、存儲介質。

背景技術

隨著SoC(System on Chip，系統級芯片)的設計規模越來越大，動態功耗也越來越高，在必要時降低時鐘頻率可以有效減少動態功耗。

SoC芯片包括若干子模塊器件結構，例如DDR(全稱DDR SDRAM，Double Data RateSDRAM，雙倍速率同步動態隨機存儲器)的動態隨機存儲器子系統作為SoC芯片的重要模塊，其功耗大小會對SoC芯片的功耗產生較明顯的影響。

但是動態隨機存儲器子系統的相關技術存在：難以實現動態變頻，或實現動態變頻的代價過高等缺陷。這會制約SoC芯片的節能提效，阻礙SoC芯片的發展。

發明內容

本申請針對現有方式的缺點，提出一種變頻控制器及控制方法、芯片、設備、存儲介質，用以解決現有技術存在SoC芯片中的動態隨機存儲器子系統難以實現動態變頻、或實現動態變頻的代價過高的技術問題。

第一個方面，本申請實施例提供了一種變頻控制器，包括：

固件存取存儲模塊，被配置用于存儲變頻固件；

變頻管理模塊，與固件存取存儲模塊連接，并被配置用于與系統級芯片的系統控制模塊連接，以接收由系統控制模塊發出的變頻請求信號和目標頻率信息，根據變頻請求信號調取變頻固件，并基于變頻固件和目標頻率信息確定針對動態隨機存儲器的變頻指令；

變頻執行模塊，與變頻管理模塊連接，被配置用于執行變頻指令。

在一個實施例中，固件存取存儲模塊包括：靜態隨機存取存儲單元和第一控制單元；

第一控制單元分別與靜態隨機存取存儲單元、以及變頻管理模塊連接；

第一控制單元還被配置用于與總線連接，以獲取總線承載的變頻固件，并控制靜態隨機存取存儲單元存儲變頻固件。

在一個實施例中，變頻管理模塊包括：

緩存單元，與固件存取存儲模塊連接，被配置用于預讀取變頻固件；

第一變頻管理單元，分別與緩存單元、變頻執行模塊連接，被配置用于基于變頻固件和目標頻率信息確定變頻指令，并將變頻指令發送至變頻執行模塊；

第二變頻管理單元，分別與變頻執行模塊、緩存單元連接，被配置用于獲取變頻執行模塊的執行狀態信息，并將至少一部分執行狀態信息存入緩存單元；

其中，緩存單元還被配置用于與系統控制模塊連接，以將執行狀態信息發送至系統控制模塊。

在一個實施例中，緩存單元包括異步緩存。

在一個實施例中，第二變頻管理單元還被配置用于與系統級芯片的指定寄存器連接，以將至少另一部分執行狀態信息存入指定寄存器。

在一個實施例中，變頻執行模塊包括：

狀態機單元，與變頻管理模塊連接，并被配置用于與動態隨機存儲器連接，以根據變頻指令更新動態隨機存儲器的頻點；