[發(fā)明專利]一種提升運放AC性能的頻率補償電路

在審

• 申請?zhí)枺?/td>: 202210049699.5
• 申請日: 2022-01-17
• 公開（公告）號: CN114499417A
• 公開（公告）日: 2022-05-13
• 發(fā)明（設(shè)計）人: 衛(wèi)夢昭
• 申請（專利權(quán)）人: 杭州深諳微電子科技有限公司
• 主分類號: H03F1/30
• 分類號: H03F1/30;H03F1/42
• 代理公司: 北京智繪未來專利代理事務所(普通合伙) 11689
• 代理人: 趙卿

本申請公開了一種提升運放AC性能的頻率補償電路，包括：第一級補償電路和第二級補償電路，所述第一級補償電路包括差分輸入管對MOS管M0和M1，尾電流源I0，以及第一級補償電路的負載MOS管M3，其中，MOS管M0為輸入管；所述第二級補償電路包括驅(qū)動管M4和偏置電流源I1，所述驅(qū)動管M4和偏置電流源I1連接頻率補償電路的輸出端Vout，MOS管M0的負載為電流源I2，M3為二極管接法；頻率補償電路的輸出端Vout和M0與M1的源極之間跨接反饋通路。本發(fā)明可增大電路的GBW，且在靜態(tài)下無系統(tǒng)性失調(diào)，提升高頻電源噪聲抑制能力。

技術(shù)領(lǐng)域

本發(fā)明屬于模擬電路技術(shù)領(lǐng)域，涉及一種提升運放AC性能的頻率補償電路。

背景技術(shù)

運算放大器(Op Amp)作為電子系統(tǒng)中的標準單元，其基本性能指標包括增益和帶寬，往往由一特殊指標GBW(Gain-Bandwidth-Product，增益帶寬積)來定義。此外，電源抑制比(PSRR)表征了運放對于非理想電源擾動的抵抗能力，如今也獲得越來越多的關(guān)注。

隨著CMOS節(jié)點和尺寸的縮小，器件供電電壓下降，傳統(tǒng)的共源共柵(cascode)運放在低壓下難以實現(xiàn)，因此，2級或多級運放變的必不可少，而多級運放需要頻率補償來保證工作與閉環(huán)狀態(tài)的穩(wěn)定性，這使得運放增益和帶寬之間需要有所取舍。

圖1所示為經(jīng)典2級運放以及其Miller補償實現(xiàn)方式，C0為其補償電容，CL為等效負載電容。GBW由gm0/C₀來決定，其中g(shù)m0為輸入管M0的跨導，C₀為補償電容C0的電容值。為獲得合理的穩(wěn)定性，GBW通常被設(shè)計為0.5*gm4/C_L，其中g(shù)m4/C_L代表了第一個次極點，gm4為MOS管M4的跨導，C_L為等效負載電容CL的電容值。這使得運放的GBW非常受限于負載電容CL。同時，在極低功耗的設(shè)計中，Vb點的寄生電容可能會導致GBW以內(nèi)的另一個極點，使得穩(wěn)定性進一步惡化。在這種情況下，GBW必須進一步降低來保證穩(wěn)定性。另外，M4的柵極以電源VDD為參考電壓，C0提供了從電源VDD到輸出端Vout的前饋通道，因此，該電路在高頻時對電源噪聲的抑制能力較弱。

發(fā)明內(nèi)容

為解決現(xiàn)有技術(shù)中的不足，本申請?zhí)峁┮环N提升運放AC性能的頻率補償電路，可以降低因平衡增益和帶寬所帶來的妥協(xié)。

為了實現(xiàn)上述目標，本發(fā)明采用如下技術(shù)方案：

一種提升運放AC性能的頻率補償電路，包括第一級補償電路和第二級補償電路，所述第一級補償電路包括差分輸入管對MOS管M0和M1，尾電流源I0，以及第一級補償電路的負載MOS管M3，其中，MOS管M0為輸入管；所述第二級補償電路包括驅(qū)動管M4和偏置電流源I1，所述驅(qū)動管M4和偏置電流源I1連接頻率補償電路的輸出端Vout，MOS管M0的負載為電流源I2，M3為二極管接法；

頻率補償電路的輸出端Vout和M0與M1的源極之間跨接反饋通路。

本發(fā)明進一步包括以下優(yōu)選方案：

優(yōu)選地，MOS管M0的柵極連接輸入電壓Vin，MOS管M0和和M1的源極與電流源I0負極連接，電流源I0正極接地，MOS管M1的漏極與MOS管M3的柵極和漏極連接，M3的源極連接電源VDD；

MOS管M0的漏極連接電流源I2的正極和驅(qū)動管M4的柵極，電流源I2的負極連接電源VDD；

驅(qū)動管M4的源極連接電源VDD，漏極連接偏置電流源I1的負極、M1的柵極和頻率補償電路的輸出端Vout，偏置電流源I1的正極接地，輸出端Vout通過等效負載電容CL接地。

優(yōu)選地，所述頻率補償電路還包括電阻R1和電容C2，電阻R1的一端連接驅(qū)動管M4的柵極，另一端連接電容C2的正極，電容C2的負極連接電源VDD。